基于ADSP-BF561的H.264編碼器設(shè)計(jì)

摘 要：依據(jù)H.264視頻編碼標(biāo)準(zhǔn)，在DSP上完成視頻編碼器的設(shè)計(jì)工作，以實(shí)現(xiàn)高質(zhì)量視頻流的實(shí)時(shí)傳輸。編碼器硬件平臺(tái)選用AD公司的BF561開(kāi)發(fā)板，圖像采集采用OV7660，利用DMA技術(shù)以達(dá)到更高效的視頻采集和數(shù)據(jù)格式轉(zhuǎn)換。測(cè)試結(jié)果表明，在DSP上實(shí)現(xiàn)實(shí)時(shí)的H.264編碼方案，并且滿足高質(zhì)量、低帶寬傳輸?shù)南到y(tǒng)要求是完全可行的。
關(guān)鍵詞：H.264；編碼器；BF561；嵌入式系統(tǒng)

0 引 言
互聯(lián)網(wǎng)的帶寬越來(lái)越大，基于互聯(lián)網(wǎng)的信息特別是聲音圖像實(shí)時(shí)數(shù)據(jù)的傳輸已經(jīng)成為可能。視頻和音頻數(shù)據(jù)的傳輸正好充分利用了互聯(lián)網(wǎng)帶寬，并達(dá)到了實(shí)時(shí)交流以及進(jìn)行遠(yuǎn)程開(kāi)會(huì)的可能。視頻會(huì)議系統(tǒng)相比傳統(tǒng)的電話會(huì)議更充分利用了互聯(lián)網(wǎng)資源，從而降低了運(yùn)營(yíng)成本。
視頻編碼器是視頻會(huì)議系統(tǒng)的主要構(gòu)成部分。目前視頻壓縮標(biāo)準(zhǔn)有H.261、H.263、MPEG4和H.264等。新一代視頻編碼標(biāo)準(zhǔn)H.264與以往標(biāo)準(zhǔn)相比具有壓縮率高，網(wǎng)絡(luò)親和性好，視頻質(zhì)量?jī)?yōu)越等優(yōu)點(diǎn)。H.264引入了許多當(dāng)前視頻編碼中的新技術(shù)，使得在相同的重建圖像質(zhì)量下，編碼效率比H.263和MPEG-4高50％左右。因此，視頻編碼器設(shè)計(jì)中采用了H.264編碼標(biāo)準(zhǔn)，編碼器主要通過(guò)美國(guó)AD公司的BF561 DSP芯片實(shí)現(xiàn)。目前，視頻處理方案也已經(jīng)由前幾年的ASIC方案轉(zhuǎn)向DSP平臺(tái)。在DSP平臺(tái)上進(jìn)行視頻產(chǎn)品開(kāi)發(fā)有以下幾方面的優(yōu)勢(shì)：第一，用戶開(kāi)發(fā)自由度更大，支持多種個(gè)性化開(kāi)發(fā)，可以適應(yīng)市場(chǎng)不斷提出的新要求，在第一時(shí)間提升產(chǎn)品性能，增強(qiáng)產(chǎn)品的競(jìng)爭(zhēng)能力；第二，DSP處理能力強(qiáng)，可以在一個(gè)DSP上同時(shí)實(shí)現(xiàn)多路音、視頻信號(hào)的壓縮處理；第三，開(kāi)發(fā)周期短，能實(shí)現(xiàn)快速技術(shù)更新和產(chǎn)品換代，各種新出現(xiàn)的快速及優(yōu)化算法可靈活進(jìn)行升級(jí)。

1 BF561介紹
BF561采用了對(duì)稱(chēng)雙核的架構(gòu)，在一顆BF561芯片內(nèi)部集成了2個(gè)BF533 DSP內(nèi)核，2個(gè)內(nèi)核主頻都可以高達(dá)600 MHz，支持并行處理。BF561處理器的特性保證了其強(qiáng)大的數(shù)字信號(hào)處理能力，并且支持低電壓低電流供電，能夠滿足多功能的數(shù)字消費(fèi)類(lèi)產(chǎn)品對(duì)于性能、功耗方面的要求。
1.1 DMA介紹
Blackfin處理器用直接存儲(chǔ)器訪問(wèn)(DMA)在存儲(chǔ)器之間或存儲(chǔ)器與外設(shè)之間傳送數(shù)據(jù)。DMA控制器可在存儲(chǔ)器和片上外設(shè)(外設(shè)DMA)之間進(jìn)行數(shù)據(jù)傳送，以及在L1／L2／L3存儲(chǔ)器間進(jìn)行數(shù)據(jù)傳送(存儲(chǔ)器DMA或MDMA)。DMA控制器是Blackfin處理器架構(gòu)中的重要組件，完全獨(dú)立于內(nèi)核，不會(huì)進(jìn)行周期挪用，完全無(wú)需占用處理器內(nèi)核周期。在理想的應(yīng)用配置中，內(nèi)核只需要設(shè)置DMA控制器，并在數(shù)據(jù)調(diào)用過(guò)程中響應(yīng)中斷。
BF561有3個(gè)獨(dú)立的DMA控制器DMA1，DMA2和IMDMA。DMA1和DMA2控制器各有12個(gè)外設(shè)DMA通道和4個(gè)存儲(chǔ)器DMA通道。IMDMA控制器有4個(gè)存儲(chǔ)器DMA通道。
1.2 基于描述符的DMA
基于描述符的DMA傳送需要存儲(chǔ)于存儲(chǔ)器中的參數(shù)來(lái)初始化一個(gè)DMA隊(duì)列。描述符包括所有需對(duì)DMA控制寄存器正常編程的參數(shù)。描述符允許把多個(gè)DMA隊(duì)列鏈接在一起。在基于描述符的DMA操作中，可以對(duì)一個(gè)DMA通道編程，以便在當(dāng)前傳送隊(duì)列完成后，自動(dòng)設(shè)置和啟動(dòng)其他DMA傳送過(guò)程。在管理一個(gè)系統(tǒng)的DMA傳送過(guò)程時(shí)，基于描述符的模型能提供最大的靈活性。
描述符列表模型分為描述符列表“小”模式和描述符列表“大”模式。在描述符列表“小”模式中，描述段包括一個(gè)16位字段，用以指向下一描述符入口地址的低16位，地址的高16位通過(guò)寄存器編程得到且保持不變，限制描述符在存儲(chǔ)器的一個(gè)特定64 KB大小的頁(yè)中。當(dāng)描述符需要跨頁(yè)時(shí)，可用能提供32位入口地址的描述符列表“大”模式。

2 H．264視頻編碼器構(gòu)成
H．264編碼器由視頻采集、數(shù)據(jù)格式轉(zhuǎn)換、H.264編碼3部分組成。視頻采集部分負(fù)責(zé)捕獲圖像，并且將捕獲到的圖像通過(guò)PPI接口填充到指定的視頻幀緩沖區(qū)中。數(shù)據(jù)格式轉(zhuǎn)換部分完成將輸入的4：2：2格式的圖像轉(zhuǎn)換成H-264編碼器能夠編碼的4：2：0格式的數(shù)據(jù)。H.264編碼部分負(fù)責(zé)對(duì)4：2：0格式圖像編碼。
在本視頻編碼器設(shè)計(jì)中，BF561 A核用于運(yùn)行操作系統(tǒng)和協(xié)議棧，而H.264算法在B核實(shí)現(xiàn)。
2.1 視頻采集
視頻采集是由攝像頭OV7660完成，OV7660是美國(guó)OmniVision公司開(kāi)發(fā)的一款CMOS彩色圖像傳感器芯片，支持VGA，QVGA，GIF等多種分辨率。視頻輸出格式有Raw RGB，GRB 4：2：2和YUV/YCb-Cr(4：2：2)。在本設(shè)計(jì)中，選擇CIF YVYU(4：2：2)格式，需要設(shè)置其相應(yīng)寄存器COMl＝0X00，CLKRC＝OX80，COM7＝0X30，TSLB＝0X05。攝像頭配置完后，打開(kāi)PPIO將視頻數(shù)據(jù)填充到Blackfin處理器的視頻幀緩沖區(qū)中。采用基于描述符的PPI DMA可以很容易的實(shí)現(xiàn)乒乓緩沖，從而確保不會(huì)覆蓋尚未處理完畢的輸入數(shù)據(jù)。
乒乓緩沖的原理如圖1所示。

設(shè)置兩個(gè)CIF 4：2：2幀大小的輸入緩沖區(qū)，首先輸入數(shù)據(jù)通過(guò)PPI接口填充到4：2：2視頻幀1中，當(dāng)?shù)谝粠瑪?shù)據(jù)填充滿時(shí)，處理器對(duì)這幀數(shù)據(jù)進(jìn)行MDMA搬移和壓縮編碼等操作，與此同時(shí)，PPI繼續(xù)填充第二個(gè)視頻幀。當(dāng)?shù)诙€(gè)視頻幀填充滿時(shí)，處理器處理第二個(gè)視頻幀同時(shí)填充第一個(gè)視頻幀。利用乒乓緩沖，數(shù)據(jù)將源源不斷地填充到兩個(gè)視頻幀中。