基于 TPS54310的雷達(dá)視頻信號模擬器的電源設(shè)計
雷達(dá)視頻信號模擬器是調(diào)試?yán)走_(dá)信號處理機(jī)的重要設(shè)備,具有模擬環(huán)境和目標(biāo)視頻回波信號功能,用于評估雷達(dá)信號處理器性能。由于模擬生成雷達(dá)視頻信號需要大量運(yùn)算,為了保證系統(tǒng)的實時性,采用TI公司的TMS320C6713B DSP作為信號合成的核心元件,采用XIUNX的Spartan-IIE系列FPGA控制系統(tǒng)時序邏輯,從而增加系統(tǒng)設(shè)計的靈活性,簡化設(shè)計。由于TMS320C6713B DSP的MW核電壓為1.2 V,外圍I/O電壓為3.3 V;而FPGA的內(nèi)核電壓為1.8 V,外圍I/O電壓為3.3 V,所以電源系統(tǒng)至少需要產(chǎn)生三種電壓。另外,必須考慮上電順序,如果只有DSP或FPGA的內(nèi)核獲得供電,外圍I/O無供電,則不會損壞器件的,僅無輸入/輸出:反之,如果外圍I/O獲得供電而CPU內(nèi)核無供電,那么器件緩沖/驅(qū)動部分的三極管將工作于未知狀態(tài),這是非常危險的。考慮到DSP的功耗較大,且本系統(tǒng)要求多片DSP同時工作,若采用線性電源。必產(chǎn)生較大的熱損耗,因此采用輸出電壓可調(diào)、高轉(zhuǎn)換率的開關(guān)電源實現(xiàn)電源系統(tǒng)的設(shè)計。
2 電源系統(tǒng)設(shè)計
本系統(tǒng)設(shè)計采用低電壓輸入、大電流輸出的同步PWM降壓式電壓轉(zhuǎn)換器TPS54310實現(xiàn)電源系統(tǒng)設(shè)計,采用TPS54310只需少量外圍元件,60 mΩ的MOSFET開關(guān)管可保證在持續(xù)3 A的輸出電流時轉(zhuǎn)換率高于92%;通過配置外圍元件產(chǎn)生0.9 V、1.2 V、1.5 V、1.8 V、2.5 V、3.3 V的電壓,PWM頻率范圍為280 kHz~700 kHz:利用峰值電流限制和熱關(guān)斷實現(xiàn)過載保護(hù):強(qiáng)散熱型PWP封裝具有更好的散熱功能。此外,TI公司還提供該系列電源器件的設(shè)計工具一SWIFT軟件,可輔助完成電源系統(tǒng)設(shè)計,縮短研發(fā)周期。
2.1 內(nèi)核電壓及外圍I/O電壓
由于TPS54310可通過調(diào)節(jié)外圍電阻的阻值,產(chǎn)生系統(tǒng)所需1.2 V、1.8 V、3.3 V,其各路電壓產(chǎn)生的電路原理圖如圖1~圖3所示,圖1產(chǎn)生1.2 V電壓,圖2產(chǎn)生1.8 V電壓,圖3可產(chǎn)生3.3 V電壓,因各電路原理基本相似,本文以圖1為例說明如何調(diào)整輸出電壓的幅值,以滿足電源系統(tǒng)要求。圖1中只需調(diào)節(jié)R144與R150,使其滿足如下公式:
R144=(R1500.890)/(Vo-0.891) (1)
R150取10 kΩ,因圖1產(chǎn)生1.2 V的電壓(Vo),式1可得R144的阻值約為26.1 kΩ。
本設(shè)計中所有TPS54310的開關(guān)頻率都設(shè)置為700 kHz,該頻率的設(shè)置通過式2計算。以圖1為例,其中fSW為可設(shè)置的開關(guān)頻率,其設(shè)置范同為280kHz~700 kHz,同時要求SYNC保持開路狀態(tài)。
R136=(100 KΩ/fSW)500 kHz (2)
故R136的阻值約為71.5 kΩ。
設(shè)置輸出濾波電路可通過SWIFT軟件計算。
2.2 順序上電
系統(tǒng)采用TI公司的TMS320C67-13B DSP和Xilinx的Spartan-IIE系列FPGA,這兩種器件均需內(nèi)核電壓和外同I/O電壓。上電時,要保證內(nèi)核先加電,外圍I/O后加電;掉電時,應(yīng)先關(guān)斷外圍I/O電源,再關(guān)斷內(nèi)核電源。
實現(xiàn)內(nèi)核電壓與外圍I/O電壓的順序供電,可通過調(diào)整TPS54310的SS/ENA引腳所連接的電容并利用其PWRGD和SS/ENA信號滿足順序供電要求。SS/ENA引腳通過一只小容量電容接地,實現(xiàn)使能、輸出延遲和電壓上升延遲,其延遲時間與容值成正比:
其中:td為輸出延時時間(s);C(88)為SS/ENA引腳所接電容(μF);t(SS)為輸出電壓上升延遲時間(s)。本系統(tǒng)設(shè)計的內(nèi)核電壓電路中C(SS)=0.039μF,如圖1、圖2所示。而外圍I/O電壓電路中C(SS)=0.1 μF,如圖3所示。根據(jù)式(3)、式(4)計算內(nèi)核電壓的td、t(SS)分別為9.36 ms和5.46 ms;外圍I/O電壓的td、t(SS)分別為24 ms和14 ms。將產(chǎn)生內(nèi)核電壓的TPS54310的PWRGD引腳接至SS/ENA引腳,這樣,即使電容擊穿,在開始上電時,產(chǎn)生內(nèi)核電壓的TPS54310的輸出未達(dá)到閾值,PWRGD輸出低電平,產(chǎn)生外圍I/O電壓的TPS54310處于關(guān)閉狀態(tài),直至內(nèi)核電壓穩(wěn)定。這樣可確保內(nèi)核先上電:掉電時,產(chǎn)生內(nèi)核電壓的TPS54310的輸出低于閾值,PWRGD引腳輸出低電平,產(chǎn)生外圍I/O電壓的TPS54310的輸出關(guān)斷,保證外圍I/O先斷電。
3 電壓監(jiān)控與復(fù)位電路
在雷達(dá)視頻信號模擬器的設(shè)計中,由于視頻卡電路的高頻特性,開關(guān)的電磁輻射和線路噪聲都將干擾電路的器件工作電壓。且DSP、FPGA對其工作電壓要求較高,偏差不能超過5%,一旦工作電壓超出該偏差,長時間工作容易縮短器件壽命甚至燒
毀。因此,系統(tǒng)設(shè)計需要通過電壓監(jiān)控電路實時監(jiān)控器件工作電壓,確保系統(tǒng)提供穩(wěn)定正常的電壓。
電壓監(jiān)控電路的工作原理:系統(tǒng)上電期間,監(jiān)控器件的復(fù)位信號保持有效,使DSP和其他器件始終處于復(fù)位狀態(tài),一旦監(jiān)控的電壓值都達(dá)到規(guī)定的門限電壓,則釋放復(fù)位,DSP等器件即可正常工作。在工作過程中,如果任一監(jiān)控電壓低于門限值,監(jiān)控器件再次發(fā)送復(fù)位信號使系統(tǒng)復(fù)位。
電壓監(jiān)控與復(fù)位電路采用TI公司的TPS3307-18D實現(xiàn)。TPS3307-18D是一款微處理器電源控制器,可同時輸出高電平有效和低電平有效的復(fù)位信號;同時監(jiān)控三路獨(dú)立的電壓:3.3 V、1.8 V、可調(diào)電壓;具有內(nèi)部定時器,復(fù)位后即使監(jiān)控電壓均已
超過門限值,仍需200 ms才能退出復(fù)位狀態(tài),這樣可確保系統(tǒng)在復(fù)位期間完成初始化。本系統(tǒng)的DSP、FPGA等器件的復(fù)位信號均是低電平有效,因此采用TPS3307-18D的RESET信號實現(xiàn)復(fù)位,采用RESET作為復(fù)位指示,實現(xiàn)系統(tǒng)中的3.3 V、1.8 V、1.2 V(放大到3.6 V)的電壓監(jiān)控,電壓監(jiān)控與復(fù)位電路如圖4所示。只要TPS3307-18D的供電電壓高于1.1 V,當(dāng)所監(jiān)控電壓中任意一個電壓低于其門限值,就可發(fā)出復(fù)位信號,使相關(guān)器件復(fù)位。另外,TpS3307-18D還具有一個手動復(fù)位信號,通過復(fù)位按鈕手動復(fù)位。
4 PCB布局及外圍器件選擇
由于開關(guān)DC-DC存在高頻干擾,故在PCB布局及外圍器件選擇時應(yīng)注意合理布線及選擇恰當(dāng)?shù)耐鈬骷?,能有效降低開關(guān)噪聲。布線中應(yīng)注意的是:輸出電容的位置要靠近電感的輸出端:功率電感布線要盡量寬;誤差放大器的反饋輸入端要遠(yuǎn)離功率電感等。為使TPS54310在大負(fù)載下正常工作,要使其熱焊盤大面積接地,加快散熱;而其外圍器件則應(yīng)選用帶有屏蔽罩的功率電感和低ESR的輸出電容。
5 結(jié)束語
經(jīng)使用證明,本系統(tǒng)設(shè)計的電源系統(tǒng)能為雷達(dá)視頻模擬器提供穩(wěn)定的電源,同時轉(zhuǎn)換率高達(dá)92%、輸出電壓紋波小于0.05 V、輸出功率最大可達(dá)19 W、動態(tài)響應(yīng)快。另外,電壓監(jiān)控與復(fù)位電路使整個系統(tǒng)長期穩(wěn)定工作,同時也避免因電壓波動而造成DSP加載異常,所以本系統(tǒng)設(shè)計的電源系統(tǒng)也適用于其他DSP系統(tǒng)應(yīng)用場合。
評論