惡劣電磁環(huán)境中的CAN總線接口電路設計
具體設計中,為減少光耦隔離帶來的CAN總線有效回路信號的傳輸延遲時間,選用安捷倫高速光耦隔離芯片ACSL-6210,該芯片傳輸延遲時間短,高電平典型延遲值僅為52 ns,低電平典型延遲值為44 ns,已接近TTL電路傳輸延遲時間的水平,完全滿足CAN總線1 Mbps的通信速率要求。根據(jù)隔離要求可以設計出如圖2所示的參考電路。本文引用地址:http://butianyuan.cn/article/153622.htm
圖2中,光耦芯片中有兩路供電,Vdd3.3V為線路板內(nèi)部電源,負責光耦與單片機CAN總線控制器通信部分供電。Vcc3.3V為隔離后的3.3 V電源,負責光耦與CAN總線收發(fā)器通信部分供電。光電隔離器件兩側(cè)所用電源Vdd3.3V與Vcc3.3V必須完全隔離,否則,光電隔離將失去應有的作用。隔離電源Vcc3.3V可通過隔離電源芯片輸出5 V后,再降壓實現(xiàn)。電路中的三極管V1與電阻R2、R3、R6用來控制單片機數(shù)據(jù)端發(fā)送和隔離后CAN總線數(shù)據(jù)端發(fā)送之間的數(shù)據(jù)傳送:當MCU->CAN為低電平時,三極管V1導通,光耦中ANODE2控制左側(cè)發(fā)光管發(fā)光,將光耦芯片第6引腳VO2拉至低電平;當MCU->CAN為高電平時,三極管V1截止,光耦芯片第6引腳通過R6上拉至高電平,從而實現(xiàn)了數(shù)據(jù)由MCU->CAN至光耦芯片第6腳的同步傳送。電路中的三極管V2和電阻R1、R4、R5用來實現(xiàn)CAN總線數(shù)據(jù)端接收到單片機數(shù)據(jù)端接收的傳送,控制原理同前所述。在該電路中,電阻R3和R4是控制光耦芯片中發(fā)光二極管工作電流的重要器件,將直接影響到傳輸成功率,發(fā)光二極管導通時工作在7~15 mA區(qū)域,推薦工作在10 mA左右。圖3為電源隔離電路,圖中供電電壓為3.3 V,電阻R3和R4參考首選350 Ω,發(fā)光二極管工作電流為9.4 mA(VDD1/R3=3.3 V/350 Ω=0.009 4 A)。
電源隔離芯片選用廣州金升陽科技有限公司的IB_LT-1W系列產(chǎn)品,該系列產(chǎn)品是專門針對線路板上分布式電源系統(tǒng)中需要產(chǎn)生一組隔離電源的應用場合而設計的。該隔離芯片是1 W、定電壓輸入、隔離穩(wěn)定單電壓輸出、SMD封裝的DC-DC模塊電源。該產(chǎn)品適應于下述情況:①輸入電源的電壓比較穩(wěn)定(電壓變化≤±5%);②輸入/輸出之間要求隔離(隔離電壓≤1 000 V);③對輸出電壓穩(wěn)定度和紋波噪聲要求高。
選用隔離電源芯片的型號為IB0505LT—W75,輸入是由線路板內(nèi)部DC-DC電源產(chǎn)生的Vdd5V電壓,輸出穩(wěn)定的隔離Vcc5V,為CAN總線收發(fā)器提供電源。產(chǎn)生隔離Vcc5V的具體電路見圖3,圖中L1和L2為小磁珠,可進一步降低系統(tǒng)干擾。隔離Vcc5V產(chǎn)生后,可以通過LDO降壓為前述光耦芯片提供的隔離部分電源Vcc3.3V。
3 CAN總線收發(fā)器和外圍電路設計
CAN總線收發(fā)器SN65HVDA541-Q1是一款抗干擾能力較強的芯片,該芯片內(nèi)置過壓保護,CANH、CANL引腳耐壓值范圍-27~40 V,抗瞬態(tài)脈沖電壓范圍為-200~200 V。
光耦相關文章:光耦原理
評論