空分復用MIMO通信系統(tǒng)簡介及FPGA實現

空分復用 (SDM) MIMO 處理可顯著提高頻譜效率，進而大幅增加無線通信系統(tǒng)的容量。空分復用 MIMO 通信系統(tǒng)作為一種能夠大幅提升無線系統(tǒng)容量和連接可靠性的手段，近來吸引了人們的廣泛關注。

　　MIMO 無線系統(tǒng)最佳硬判決檢測方式是最大似然 (ML) 檢測器。ML 檢測因為比特誤碼率 (BER)性能出眾，非常受歡迎。不過，直接實施的復雜性會隨著天線和調制方案的增加呈指數級增強，使 ASIC 或 FPGA 僅能用于使用少數天線的低密度調制方案。

　　在 MIMO 檢測中，既能保持與最佳 ML 檢測相媲美的 BER 性能，又能大幅降低計算復雜性的出色方法非球形檢測法莫屬。這種方法不僅能夠降低 SDM 和空分多接入系統(tǒng)的檢測復雜性，同時又能保持與最佳 ML 檢測相媲美的 BER 性能。實現球形檢測器有多種方法，每種方法又有多種不同算法，因此設計人員可以在諸如無線信道的吞吐量、BER 以及實施復雜性等多項性能指標之間尋求最佳平衡。

　　雖然算法(比如 K-best 或者深度優(yōu)先搜索)和硬件架構對 MIMO 檢測器的最終 BER 性顯而易見有極大的影響，不過一般在球形檢測之前進行的信道矩陣預處理也會對 MIMO 檢測器的最終 BER 性能產生巨大影響。信道矩陣預處理可繁可簡，比如根據對信道矩陣進行的方差計算結果 (variance computaTIon)，計算出處理空分復用數據流的優(yōu)先次序，也可以使用非常復雜的矩陣因子分解方法來確定更為理想(以 BER 衡量)的數據流處理優(yōu)先次序。

　　Signum Concepts 是一家總部位于圣地亞哥的通信系統(tǒng)開發(fā)公司，一直與賽靈思和萊斯大學(Rice University)開展通力合作，運用 FPGA 設計出了用于 802.16e 寬帶無線系統(tǒng)的空分復用MIMO 的MIMO 檢測器。該處理器采用信道矩陣預處理器，實現了類似貝爾實驗室分層空時 (BLAST)結構上采用的連續(xù)干擾抵消處理技術，最終達到了接近最大似然性能。

　　系統(tǒng)考慮因素

　　理想情況下，檢測過程要求對所有可能的符號向量組合進行 ML 解決方案計算。球形檢測器旨在通過使用簡單的算術運算降低計算復雜性，同時還能夠保持最終結果的數值完整性。我們的方法，第一步是把復雜的數值信道矩陣分解為只有實數的表達式。這個運算增加了矩陣維數，但簡化了處理矩陣元的計算。降低計算復雜性的第二個方面體現在，減少檢測方案分析和處理的可選符號。其中，對信道矩陣進行 QR 分解是至關重要的一步。

　　圖 1 顯示的是如何進行數學轉換，得出計算部分歐幾里德距離度量法的最終表達式。歐幾里德距離度量法是球形檢測過程的基礎。R代表三角形矩陣，用于處理以矩陣元 rM,M 開始的可選符號的迭代法。其中，M代表信道矩陣以實數表達的維數。該解決方案通過 M 次迭代定義出遍歷樹結構，樹的每層i對應第i根天線的處理符號。

　　圖 1. 用于球形檢測器 MIMO 檢測的部分歐幾里德距離度量方程

　　球形檢測器處理天線的次序對 BER 性能有著極大的影響。因此，在進行球形檢測前，我們的設計采用了類似于 V-BLAST 技術的信道重新排序技術。

　　實現樹的遍歷有幾種可選方法。在我們的實施方案中，則使用了廣度優(yōu)先搜索法，這是因為該方法采用備受歡迎的前饋結構，因此具有硬件友好特征。在每一層，該實施方案只選擇K 個距離最小的幸存節(jié)點來計算擴展情況。

　　球形檢測器處理天線的次序對 BER 性能有著極大的影響。因此，在進行球形檢測前，我們的設計采用了類似于 V-BLAST 技術的信道重新排序技術。

　　該方法通過多次迭代，計算出信道矩陣的偽逆矩陣的行范數，然后確定信道矩陣最佳列檢測次序。根據迭代次數，該方法可以選擇出范數最大或者最小的行。歐幾里德范數最小的逆矩陣行表示天線的影響最強，而歐幾里德范數最大的行則表示天線的影響最弱。這種新穎的方法首先處理最弱的數據流，隨后依次迭代處理功率從高到低的數據流。

　　FPGA 硬件應用

　　為實現上述系統(tǒng)，我們采用了賽靈思 Virtex®-5 FPGA 技術。該設計流程采用賽靈思 System Generator 進行設計捕獲、仿真和驗證。為了支持各種不同數量的天線/用戶和調制次序，我們將檢測器設計用于要求最高的 4x4、64-QAM 情況下。

　　我們的模型假定接收方非常清楚信道矩陣，這可以通過傳統(tǒng)的信道估算方法來實現。在信道重新排序和 QR 分解之后，我們開始使用球形檢測器。為準備使用軟輸入、軟輸出信道解碼器(比如 turbo 解碼器)，我們通過計算檢測到的比特的對數似然比 (LLR) 來生成軟輸出。

　　該系統(tǒng)的主要架構元素包括數據副載波處理和系統(tǒng)子模塊管理功能，以便實時處理所需數量的子載波，同時最大程度地降低處理時延。對每個數據副載波都進行了信道矩陣估算，限定了每個信道矩陣可用的處理時間。對選中的 FPGA 而言，其目標時鐘頻率為 225MHz，通信帶寬為 5MHz(相當于 WiMAX 系統(tǒng)中的 360 個數據子載波)，每個信道矩陣間隔可用的處理時鐘周期數為 64。

　　我們采用硬件功能單元精湛的流水線和時分復用 (TDM) 功能，以達到 WiMAX OFDM 符號的實時要求。

　　除了高數據率外，在架構設計指導過程中控制子模塊時延也是一個重要的問題。我們通過引入連續(xù)信道矩陣的 TDM 解決了時延問題。這種方法可以延長同一信道矩陣元之間的處理時間，同時還能保持較高的數據吞吐量。構成 TDM 組的信道數會隨著子模塊的不同而變化。在 TDM 方案中，信道矩陣求逆過程用了 5 個信道，而有 15 個信道在實數 QR 分解模塊中進行了時分復用。圖 2 是該系統(tǒng)的高級流程圖。

　　圖 2. MIMO 802.16e 寬帶無線接收器的高級流程圖