直序擴頻的研究與FPGA實現

6級m序列發(fā)生器可產生周期為63的PN碼序列，因為寄存器起始序列若全零，輸出序列也將為全零。這樣會造成PN碼發(fā)生器進入死鎖狀態(tài)。因此要使PN碼發(fā)生器正常工作，產生預期的PN序列，必須保證在起始時寄存器中至少有一個為1。設計發(fā)射端的PN碼寄存器初始狀態(tài)取“111111”。
利用VHDL程序實現PN碼發(fā)生器，可以采用結構化描述方式，也可采用寄存器傳輸描述方式，兩種方式的仿真結果相同。設計采用寄存器傳輸描述方式，便于設計中修改寄存器的初始狀態(tài)。仿真結果如圖5所示。

2．3 擴頻調制的實現
在實際應用中，為達到數據符號擴頻的目的，通常的做法是用一擴頻碼序列與待發(fā)射的信號相乘，并且擴頻序列具有比數據比特窄得多的時寬，從而使擴頻序列具有比數據序列高得多的頻帶。
2．4 發(fā)射子系統(tǒng)的綜合仿真
結合前幾個模塊，整個發(fā)射子系統(tǒng)部分將存儲在ROM中的信息以取出后與來自PN碼發(fā)生器的偽碼序列進行模2加，完成信號的頻譜擴展。系統(tǒng)電路圖和仿真結果分別如圖6和圖7所示。仿真結果中，clk為全局時鐘，clk4為讀數時鐘，clk204為PN碼發(fā)生器時鐘，data為輸入數據，kuopinout為擴頻輸出數據。從結果可以看出，實現了擴頻調制的功能。

從仿真波形圖可以看出，設計的發(fā)送端按要求完成了m序列的產生及擴頻調制等功能.
3 接收模塊的設計與實現
相對于發(fā)射子系統(tǒng)，接收子系統(tǒng)是個復雜的數字信號處理過程，它主要完成數字基帶信號的同步捕獲和解擴。
3．1 本地PN碼發(fā)生器的設計
本地PN碼發(fā)生器與發(fā)射子系統(tǒng)中的PN碼發(fā)生器結構完全相同。也采用m序列發(fā)生器，這里不再敘述。
3．2 同步捕獲模塊的FPGA設計與實現
擴頻通信系統(tǒng)解擴的關鍵技術是擴頻信號的同步，其性能的好壞直接影響到系統(tǒng)的性能和可靠性，而同步的關鍵又在PN碼捕獲方法。
擴頻碼的同步捕獲是要解決在工程上實用的問題，包含兩方面的內容：簡單的同步捕獲設備和短的同步捕獲時間。盡管設備簡單是任何一個系統(tǒng)都追求的指標，但擴頻通信系統(tǒng)中這個指標更顯得重要。在不增加或少增加設備量的情況下，如何縮短擴頻碼的同步捕獲時間是擴頻碼同步捕獲的主要研究內容。
擴頻碼同步捕獲一般有以下幾個步驟：(1)確定要搜索的擴頻碼相位的區(qū)域。(2)調整本地參考擴頻碼的相位。(3)求解擴頻碼的相關函數值。(4)對所求相關值進行判決。
在綜合考慮以上因素的基礎上設計了數字基帶匹配濾波器的捕獲電路。匹配濾波器捕獲的最大優(yōu)點是捕獲時間短，可以快速完成擴頻信號的解擴和解調。在理想情況下，數字匹配濾波器(DMF)捕獲系統(tǒng)最多只需要一個擴頻序列周期的時間，就可檢測出同步相位，實現擴頻序列的捕獲。
在匹配濾波器中，用PN碼序列與通道的待解擴數據進行相關運算，并計算出相關運算的和，由于PN碼的重要特性就是它的自相關系數高，而互相關系數低，所以只要相關的兩路信號的PN碼一致，就可以獲得相關積分的峰值。這意味著解擴的成功。用于PN碼同步捕捉的匹配濾波器一般采用延遲線匹配濾波器，在捕捉過程中，接收信號與本地偽碼序列連續(xù)地進行相關處理，任何時刻的相關結果都與一個門限相比較，如果超過了門限，則表明此時刻本地PN碼序列的相位與接收碼序列相位是同步，同步過程即告完成，同時還完成了擴頻信號的解擴。由于PN碼的自相關特性，在一個碼周期內總會出現一個相關峰，在僅T=NTC時間內，序列所有可能的相位都被搜索了一遍，具有較高的相位搜索速度，因此它的捕捉時間很短。然而當擴頻碼周期較長時，采用常規(guī)方法就需要較多抽頭的FIR濾波器，這樣的濾波器實現起來比較困難，而且占用資源較大，其硬件復雜度會隨著擴頻碼的長度成倍增長。因此，將匹配濾波器在FPGA中以一種簡單有效的方法來實現是關鍵。