基于軟件無線電的短波通信中頻數(shù)字化

引言

軟件無線電技術(shù)的宗旨是構(gòu)造一個(gè)具有開放性、標(biāo)準(zhǔn)化、模塊化的通用硬件平臺，將無線通信的各種功能，如工作頻段、調(diào)制解調(diào)類型、數(shù)據(jù)格式、加密抗干擾模式、通信協(xié)議等用軟件來完成，并使寬帶A/D和D/A轉(zhuǎn)換器盡可能靠近天線。理想的軟件無線電結(jié)構(gòu)如圖1所示。其中，N-/RT為準(zhǔn)時(shí)和實(shí)時(shí)；信源/信宿包括窄帶業(yè)務(wù)與未來的寬帶業(yè)務(wù)。

傳統(tǒng)的短波電臺由于頻率資源擁擠，時(shí)變電離層信道嚴(yán)重的頻率選擇性衰落以及多徑時(shí)延、各種大氣噪聲以及人為無線電噪聲的影響，只適合于傳輸模擬話音以及低速率數(shù)據(jù)。隨著現(xiàn)代無線通信理論與軟硬件技術(shù)的發(fā)展以及對電離層信道特性的深入探索，短波電臺出現(xiàn)了以下幾方面的變化：①采用跳頻技術(shù)來提高抗干擾能力；②采用自適應(yīng)通信技術(shù)來提高建鏈能力；③數(shù)據(jù)通信(包括圖文數(shù)據(jù)及聲碼話數(shù)據(jù)等)成為重要的業(yè)務(wù)方式；④采用數(shù)字加密方式等。

理論上就目前ADC的速度而言能夠滿足對短波波段信號進(jìn)行低通采樣，但直接在射頻端進(jìn)行A/D轉(zhuǎn)換存在以下問題。①嚴(yán)重影響接收機(jī)的選擇性和靈敏度，一般射頻頻段內(nèi)會存在若干強(qiáng)窄帶干擾，為防止超載并降低ADC的量化噪聲，ADC必須具有大動態(tài)范圍，而當(dāng)信號很弱接近噪聲基底時(shí)，ADC的無寄生動態(tài)范圍SFDR指標(biāo)決定了接收機(jī)總的SNR，ADC的實(shí)現(xiàn)難度很大；②短波波段帶寬較寬，ADC前的寬帶抗混疊濾波器與寬帶放大器目前性能還不夠理想；③數(shù)字信號處理器對射頻段窄帶信號進(jìn)行信道分離解調(diào)難度很大；④ADC采樣孔徑抖動引起的信噪比惡化相對嚴(yán)重。因此，目前對傳統(tǒng)短波電臺的數(shù)字化改造大都保留了電臺的射頻以及模擬混頻環(huán)節(jié)，而在頻率較低并且固定的二中頻處進(jìn)行。

本文中我們設(shè)計(jì)的短波中頻數(shù)字化平臺是在二中頻500kHz處進(jìn)行數(shù)字化，從而省去傳統(tǒng)電臺的邊帶濾波等一系列模擬解調(diào)環(huán)節(jié)，構(gòu)筑一個(gè)統(tǒng)一的硬件平臺實(shí)現(xiàn)單邊帶、調(diào)幅、等幅報(bào)音等的軟件調(diào)制解調(diào)，并在此基礎(chǔ)上加載跳頻、自適應(yīng)、并行及串行Modem 數(shù)傳等調(diào)制解調(diào)模塊。短波中頻數(shù)字化平臺結(jié)構(gòu)原理如圖2所示。其中，N-RT為準(zhǔn)實(shí)時(shí)和實(shí)時(shí)；信源/信宿包括窄帶業(yè)務(wù)與未來的寬帶業(yè)務(wù)。

1　數(shù)字變頻技術(shù)

從圖2可以看出，從中頻采樣信號到基帶信號是通過數(shù)字變頻來完成的，數(shù)字變頻技術(shù)是軟件無線電的核心技術(shù)之一，涉及到多抽樣率數(shù)字信號處理(MRDSP：multiratedigitalsignalprocessing)技術(shù)，后者是自20世紀(jì)70年代開始發(fā)展起來的數(shù)字信號處理領(lǐng)域的一門重要技術(shù)。數(shù)字變頻器主要由數(shù)字混頻器、數(shù)控振蕩器和低通濾波器3部分組成。數(shù)字變頻采用正交混頻，而且需要對信號進(jìn)行重采樣抽取或者內(nèi)插濾波(此處的抽取濾波包括2步操作，首先是抗混疊低通濾波，然后是樣點(diǎn)的抽?。粌?nèi)插濾波則先是樣點(diǎn)的內(nèi)插，然后是抑制鏡頻的低通濾波)。因?yàn)橹蓄l接收信號經(jīng)過正交混頻以后已變?yōu)榛鶐盘?，此時(shí)信號只在中頻采樣頻帶(二分之一中頻采樣率)內(nèi)占很小一部分，經(jīng)低通抽取濾波后可以在保持信號不受影響的情況下降低數(shù)據(jù)速率(降為基帶采樣率)，有助于減輕后端數(shù)字信號處理壓力；對于發(fā)送通道在正交混頻之前必須先進(jìn)行內(nèi)插濾波以提高信號的數(shù)據(jù)率，使之至少達(dá)到奈奎斯特采樣定理要求的兩倍信號最高頻率，否則會產(chǎn)生嚴(yán)重的混疊。

在模擬變頻中，混頻器的非線性和模擬本振的頻率穩(wěn)定度，邊帶、相位噪聲、溫度漂移、轉(zhuǎn)換速率等都是人們最關(guān)心和難以徹底解決的問題，這些問題在數(shù)字變頻中是不存在的，頻率步進(jìn)、頻率間隔等也具有理想的性能。和模擬變頻器相比，數(shù)字變頻還具有以下優(yōu)點(diǎn)：①載頻與數(shù)字濾波器系數(shù)具有可編程性；②數(shù)字混頻不存在非線性失真，因而互調(diào)?。虎蹟?shù)字濾波頻響特性好；④系統(tǒng)造價(jià)低等。

目前市場上有大量專為數(shù)字變頻而設(shè)計(jì)的專用可編程數(shù)字信號處理器，如Intersil公司的HSP50214/215，HSP50415，Graychip公司的GC1012，GC4014以及AD公司的AD9856，AD6620/22/24等，這些芯片指令集較為簡單，速度也較快，并且處理效率更高。本文中我們設(shè)計(jì)的中頻數(shù)字化平臺即采用了兩塊專用的數(shù)字變頻芯片：HSP50415和AD6620。

HSP50415是Intersil公司單路數(shù)字上變頻芯片，該芯片具有很強(qiáng)的調(diào)制能力，內(nèi)部主要由內(nèi)插濾波器、復(fù)調(diào)制器、定時(shí)和載波數(shù)控振蕩器、雙12位150M采樣率D/A轉(zhuǎn)換器四部分組成。采樣率轉(zhuǎn)換包括3級內(nèi)插濾波器，內(nèi)插范圍4～128K；支持正交AM及PM調(diào)制；提供脈沖成形濾波以及星座圖映射等；該芯片最大輸出采樣率100MSPS，最大輸入速率25MSPS，前端具有256級深度的FIFO；32位可編程數(shù)控振蕩器提供最大50MHz載波和0.023Hz頻率精度。

該芯片內(nèi)部共有16個(gè)控制寄存器和4個(gè)觸發(fā)選通寄存器，還有多個(gè)可配置RAM塊，有2個(gè)外部接口，uP NT ER FA CE用于芯片配置以及初始化，DATAINTERFACE用于I，Q正交數(shù)據(jù)輸入。圖3給出了一種該芯片和TM S320C54x的參考接口電路。芯片配置時(shí)，由于內(nèi)部控制寄存器大都是32位字長，而uP接口只有8位寬，每個(gè)控制字需要連續(xù)加載4次才能完成，在此期間，片選線和讀寫線都必須保持有效狀態(tài)。數(shù)據(jù)輸入時(shí)，根據(jù)驅(qū)動時(shí)鐘DATACL K的產(chǎn)生不同，有同步和異步兩種方式，前者直接把HSP50415的2×SYMCLK(2倍輸入碼元時(shí)鐘)接到DATACL K作為數(shù)據(jù)輸入驅(qū)動時(shí)鐘，此時(shí)碼元輸入輸出嚴(yán)格同步，H SP 50415前端的F IFO不起作用，DSP通過控制輸入使能TXEN來進(jìn)行總線隔離；后者DATACL K由DSP通過地址譯碼產(chǎn)生，當(dāng)DSP不向H SP50415發(fā)送數(shù)據(jù)時(shí)DATACLK為高電平，總線被隔離，DSP可根據(jù)FIFO的中斷狀態(tài)來確定是否發(fā)送數(shù)據(jù)，本系統(tǒng)中采用基于中斷的異步方式。

HSP50415的初始化主要包括設(shè)定載波頻率、輸入碼元速率、FIFO中斷類型、整形濾波器系數(shù)、信道增益、工作模式以及輸出模式等。其中控制載波頻率和輸入碼元速率的寄存器值是根據(jù)下兩式計(jì)算的，F(xiàn)sout是輸出采樣率，等于HSP50415的主時(shí)鐘，carrierFrequency是載波頻率，sym bolRate是碼元速率，也是輸入采樣率。

carrierNCOStep=(carrierFrequency/Fsout)×2^32

symbolNCOStep=(symbolRate/Fsout)×2^32

HSP50415中需要重點(diǎn)設(shè)計(jì)的是3級內(nèi)插濾波器，其設(shè)計(jì)結(jié)果直接影響到數(shù)字信道性能。第1級濾波器為可編程FIR整形濾波器，主要完成首級內(nèi)插濾波以及信號整形，該濾波器可以設(shè)計(jì)成脈沖成形濾波器；第2級濾波器為一系數(shù)固定的19階半帶濾波器，提供2倍內(nèi)插，半帶濾波器的特殊結(jié)構(gòu)可以在同樣的抽頭數(shù)下比FIR濾波器減少一半的運(yùn)算量；第3級濾波器為內(nèi)插濾波器，其沖激響應(yīng)類似于級聯(lián)的積分梳狀濾波器，能夠提供2～8192倍的內(nèi)插，而且能夠?qū)崿F(xiàn)分?jǐn)?shù)倍內(nèi)插，該濾波器配置是芯片自動完成的。

AD6620是AD公司單路數(shù)字下變頻芯片，該芯片最高輸入速率67MSPS；32位復(fù)數(shù)NCO提供0.02Hz的頻率精度和相位與幅度抖動修正；采樣率轉(zhuǎn)換包括3級抽取濾波器，分別為2級級聯(lián)的CIC2濾波器、5級級聯(lián)的CIC5濾波器以及系數(shù)可編程FIR濾波器RCF；數(shù)據(jù)可以選擇16位并口輸出或者標(biāo)準(zhǔn)同步串口輸出，兩個(gè)獨(dú)立的控制和配置端口，可以動態(tài)配置AD6620。

AD6620內(nèi)部有14個(gè)控制寄存器、一個(gè)RCF系數(shù)RAM塊和一個(gè)RCF數(shù)據(jù)RAM塊。一般采用uP端口(接DSP外部數(shù)據(jù)線)進(jìn)行芯片配置，而用串口輸出下變頻后的數(shù)據(jù)，因此接口邏輯相對比較簡單。圖4給出了一種AD6620與TMS320C54x的參考接口方案。其中AD6620串口輸出采用了主機(jī)模式，即由AD6620提供串口時(shí)鐘和幀同步，DSP通過串口中斷接收數(shù)據(jù)。

本平臺中，AD6620前端采用AD6640進(jìn)行中頻采樣，該芯片為12位65M采樣率高性能A/D轉(zhuǎn)換器，廣泛應(yīng)用于中頻寬帶高速采樣領(lǐng)域，結(jié)合過采樣技術(shù)能夠進(jìn)一步提高采樣精度。AD6620和AD6640采用相同的主時(shí)鐘，這樣能在二者之間達(dá)到最大的數(shù)據(jù)吞吐率。

理論分析如何配置3級抽取濾波器的抽取率才能獲得最佳信道特性及最小運(yùn)算量是比較困難的，在級聯(lián)數(shù)與總的抽取率一定的情況下的抽取率分配方案是有限的，因此可通過計(jì)算機(jī)輔助設(shè)計(jì)窮舉搜索符合要求的各級抽取率，并用Parks-McClellan標(biāo)準(zhǔn)算法來設(shè)計(jì)最后一級可編程FIR濾波器，該濾波器主要用于末級抽取和信號整形，對信道性能影響很大。另外，AD6620數(shù)據(jù)文檔上還提供了根據(jù)抗混疊指標(biāo)，通過簡單的計(jì)算公式及查表來快速確定CIC2和CIC5抽取率的方法。