基站射頻卡時(shí)鐘樹需要注意的問題

ADC抖動(dòng)的其他影響
由于ADC是采樣數(shù)據(jù)系統(tǒng)，而不是完全線性的轉(zhuǎn)換，在有用輸入信號(hào)、不需要的（“阻斷”）信號(hào)和采樣時(shí)鐘之間，它們也將受到互調(diào)積所有相同的影響。

然而，還有另一種推動(dòng)ADC采樣時(shí)鐘規(guī)格的影響。這就是孔徑抖動(dòng)效果，如圖3所示。

圖3 ADC的孔徑抖動(dòng)

其基本概念是，任何時(shí)間不確定性的采樣都可以通過三角法轉(zhuǎn)換成該采樣振幅的不確定性。振幅的不確定性可導(dǎo)致ADC信噪比的下降。一旦已知了輸入信號(hào)的頻率，RMS抖動(dòng)目標(biāo)可確定為ADC的理想信噪比。一旦達(dá)到目標(biāo)，ADC內(nèi)的時(shí)鐘樹固有抖動(dòng)即可分解出來，以確定采樣時(shí)鐘的目標(biāo)RMS抖動(dòng)規(guī)格。

時(shí)鐘抖動(dòng)對DAC的影響
用于發(fā)送路徑的數(shù)模轉(zhuǎn)換器(DAC)把一個(gè)數(shù)字表示的基帶信號(hào)轉(zhuǎn)換為一個(gè)模擬表示的基帶信號(hào)，以便隨后轉(zhuǎn)換為RF頻率，并放大到所需的發(fā)射功率。射頻卡設(shè)計(jì)師將關(guān)注固定卡的頻率規(guī)劃，以確保DAC的采樣頻率不會(huì)與接收卡端的臨界頻段重疊。這很重要，因?yàn)镈AC受到來自兩個(gè)潛在機(jī)制的頻率生成圖像的影響。

第一種機(jī)制與ADC和混頻器中發(fā)生的情況相同，采樣時(shí)鐘的卷積(fLO)和輸入信號(hào)(fIN) 產(chǎn)生的頻率都在N·fLO+M·fIN。此卷積結(jié)果來自于轉(zhuǎn)換器的非線性。對采樣時(shí)鐘抖動(dòng)有關(guān)要求的影響與ADC類似。

第二個(gè)機(jī)制是大多數(shù)DAC工作方式中不可避免的結(jié)果。如圖4所示，在每個(gè)采樣時(shí)鐘沿，DAC的輸出將很快切換到一個(gè)新的電壓等級(jí)以代表數(shù)字采樣值。此值將保持到下一次采樣的時(shí)鐘沿。輸出僅匹配每一次采樣時(shí)鐘的所需波形。

圖4 DAC輸出與理想輸出的比較
（在之前重建濾波器）

這將導(dǎo)致引入誤差能量。此外，大多數(shù)DAC都將受到某種時(shí)鐘饋通的影響，導(dǎo)致N·fLO進(jìn)一步出現(xiàn)尖峰。為此，采樣時(shí)鐘頻率往往會(huì)大大高于奈奎斯特的要求，這樣饋通尖峰就遠(yuǎn)遠(yuǎn)超出了響應(yīng)頻率，因此可以很容易地濾波。

DAC輸出波形將通過模擬重建濾波器盡可能多地消除這類不必要的頻率。如果時(shí)鐘抖動(dòng)和相位噪聲邊緣可以很好地控制，濾波器的設(shè)計(jì)將更加容易，實(shí)現(xiàn)成本也較低。除了采樣時(shí)鐘在特定偏移條件下的具體位噪聲水平要求，還有一個(gè)頻率范圍內(nèi)集成RMS抖動(dòng)的規(guī)范。這是由于時(shí)鐘抖動(dòng)造成理想輸出波形的畸變。這將降低DAC的總諧波失真（THD）或信噪加失真比（SINAD）；必須保持在規(guī)范以內(nèi)，以防止降低射頻卡的誤差矢量幅度（EVM）。在發(fā)送端，較低的時(shí)鐘抖動(dòng)可直接讓EVM更好，或用來放寬波峰因數(shù)/峰均功率比降低電路的設(shè)計(jì)限制。

射頻卡內(nèi)的相位調(diào)整要求
除了基本的語音和數(shù)據(jù)傳輸服務(wù)，許多移動(dòng)用戶還需要其他服務(wù)。例如，利用一組信號(hào)發(fā)射塔通過三角法實(shí)現(xiàn)用戶的精確定位。當(dāng)所有天線在彼此發(fā)射和接收相位校準(zhǔn)信號(hào)時(shí)，通過射頻三角法可以實(shí)現(xiàn)最佳的精確定位。一些這樣的服務(wù)需要獨(dú)立的基站在其之間以少于50ns的速度運(yùn)行。一個(gè)射頻卡的預(yù)算在于：相對于同一系統(tǒng)中的其他無線卡，它可能引入多少相差異。這就是每個(gè)射頻卡利用一個(gè)內(nèi)部時(shí)鐘輸入信號(hào)生成其內(nèi)部所有頻率的另一個(gè)原因。它可確?？ㄉ纤袝r(shí)鐘的相位校準(zhǔn)至少有一個(gè)共同的出發(fā)點(diǎn)。

總結(jié)
射頻卡需要利用一個(gè)往往有噪聲的輸入時(shí)鐘生成各種時(shí)鐘。這些輸出時(shí)鐘當(dāng)中很少與輸入時(shí)鐘是整數(shù)關(guān)系。所有時(shí)鐘必須注意其總噪聲數(shù)量，以防止噪聲耦合到關(guān)鍵電路。專門針對混頻功能的時(shí)鐘包括ADC和DAC，對RMS抖動(dòng)以及噪聲邊緣都有嚴(yán)格的規(guī)范，以避免射頻信號(hào)路徑中產(chǎn)生阻斷信號(hào)。