基于Altera FPGA的千兆以太網實現(xiàn)方案

1 引言

　　在系統(tǒng)設備不斷向小型化、集成化、網絡化發(fā)展的今天，嵌入式開發(fā)成為新技術發(fā)展的最前沿，改變著系統(tǒng)的整體結構。FPGA由于其自身特點，成為嵌入式開發(fā)的最佳平臺。Altera公司結合其最新一代高端器件推出了全新的嵌入式開發(fā)系統(tǒng)，能夠實現(xiàn)軟核niosII 32位處理器為核心的嵌入式開發(fā)系統(tǒng)。

　　在CvcloneII中，A1tera集成了完整的千兆以太網硬核，硬核包括MAC模塊以及可選擇的物理層PCS模塊和PMA模塊，其中MAC模塊支持l0／100／1000 Mb/s。Altera的SOPCBuilder工具提供快速搭建SOPC系統(tǒng)的能力，這種架構可以包含一個或多個CPU，提供存儲器接口，外圍設備和系統(tǒng)互連邏輯的復雜系統(tǒng)。

　　2 千兆以太網技術簡介

　　以太網技術是當今應用廣泛的網絡技術，千兆以太網技術繼承了以往以太網技術的許多優(yōu)點，同時又具有諸多新特性，例如傳輸介質包括光纖和銅纜，使用8B/10B的編解碼方案，采用載波擴展和分組突發(fā)技術等。正是因為具有良好的繼承性和許多優(yōu)秀的新特性，千兆以太網已經成為目前局域網的主流解決方案。

　　千兆以太網利用原以太網標準所規(guī)定的全部技術規(guī)范，其中包括CSMA／CD協(xié)議、以太網幀、全雙工、流量控制以及IEEE 802．3標準中所定義的管理對象。千兆以太網的關鍵技術是千兆以太網的MAC層和以太網接口的實現(xiàn)。隨著多媒體應用的普及，干兆以太網必然得到廣泛應用。

　　3 Altera的千兆以太網解決方案

　　3．1 IP核的支持

　　Altera提供了可參數(shù)化的千兆以太網megacore解決方案。該方案可在Altera的Arria GX，CycloneII，CycloneIII系列FPGA上工作，可配置使其包含MAC，PCS，PMA模塊中的一種或多種，配置選擇及相應的接口標準。

　　千兆以太網IP核的功能描述如下：

　　(1)支持IEEE 802.3標準。

　　(2)10/100/1 000 Mb，s以太網媒體訪問控制支持半雙工和全雙工工作模式。

　　(3)多通道MAC，支持最多24端口。

　　(4)以太網物理層編碼子層1000BASE一X／SGMII標準的自協(xié)商。

　　(5)接口使用方便。

　　對于千兆以太網控制器的實現(xiàn)，采用表第l行的配置。吉比特級以太網媒體控制器核(GEMAC)是針對1 Gb／s以太網媒體訪問控制器功能的可參數(shù)化的megacore解決方案。

　　3．2 基于FPGA的千兆以太網MAC控制器實現(xiàn)方案

　　3．2．1 整體設計方案

　　以太網控制器的FPGA設計工作包括以太網MAC子層的FPGA設計，MAC子層與上層協(xié)議的接口設計以及MAC與物理層(PHY)的GMII接口設計。該以太網控制器的總體結構設計框圖如圖1所示，整個系統(tǒng)分為MAC模塊，主機接口模塊和管理數(shù)據(jù)輸入輸出模塊。其中，MAC模塊主要執(zhí)行在全雙工模式下的流量控制，MAC幀實現(xiàn)發(fā)送和接收功能，其主要操作有MAC幀的封裝與解包以及錯誤檢測，直接提供了到外部物理層器件的并行數(shù)據(jù)接口，物理層處理直接利用商用千兆PHY器件，主要開發(fā)集中在MAC控制器的研究。

　　管理數(shù)據(jù)輸入輸出模塊提供了標準的IEEE802.3介質獨立接口，可用于連接以太網的鏈路層和物理層。主機接口則提供以太網控制器與上層協(xié)議(如TCP／IP協(xié)議)之間的接口，用于數(shù)據(jù)的發(fā)送、接收以及對控制器內各種寄存器的設置。