FPGA與GPS-OEM板的串行通訊系統(tǒng)設計

2 串行通信系統(tǒng)的設計

　　2.1 系統(tǒng)通信原理

　　由于FPGA接口采用TTL電平，而OEM板的串行通信采用RS-232標準電平，故需電平轉(zhuǎn)換，電平轉(zhuǎn)換接口可以通過MAX202芯片來實現(xiàn)。GPS25有兩個串行口，其端口1可用來輸入差分修正信息和輸出衛(wèi)星的原始測量信息，而端口2則用來輸入設定語句和輸出定位語句，因此，只需將FPGA接口與GPS25串行口2對應連接即可．其接口電路如圖l所示。FPGA的全局時鐘Global_clk由24 MHz的晶振產(chǎn)生。

　　2.2 OEM板的個性配置

　　當FPGA模塊完成開機上電后．其中的異步串行發(fā)送電路將發(fā)送用戶制定的配置語句，以對OEM板進行個性化的設置。

　　由于GPS25的默認波特率是4800 bit／s。故應將FPGA中異步串行發(fā)送電路的波特率時鐘也設置為此值，具體可通過對系統(tǒng)的全局時鐘進行分頻來實現(xiàn)，發(fā)送完結束標志符后，F(xiàn)PGA中的定位信息接收讀取電路即可開始工作，并等待數(shù)據(jù)的接收。本例用$GPRMC語句接收OEM板的定位信息，如果應用系統(tǒng)有特殊要求，還需要進行初始化、配置以及對輸出語句進行選擇。應該注意的是，NMEA-0183格式中的校驗和無需發(fā)送。

　　初始化可用$GRMI語句來實現(xiàn)，其結果是：

　　其中，1>～4>項用以設置地理位置，它們的格式與$GPGGA語句的對應項相同，第5>項為UTC日期，格式為日日月月年年，第6>項為UTC時間，格式與$GPGGA語句相同，第7>項中，A=自動定位，R=設備復位。

　　OEM板的配置可利用$PGRMC語句來完成。該語句共有14個有效項，其中第10>項選擇波特率，1～7分別代表標準波特率300～19200，配置時，可以用空項表明保持原配置項不變。例如，配置為9600波特、輸出秒脈沖時，其則語句為：

　　GPS25的輸出語句共有10多條，默認的輸出語句為$GPGGA等5條。用戶對輸出信息的設定可以通過$PGRMO語句實現(xiàn)。其結構是：

　　其中，1>為合法語句名，如GPRMC；2>為語句狀態(tài)，1表示禁止該語句輸出，2表示允許該語句輸出，3表示禁止所有語句輸出，4表示允許所有語句輸出。

　　例如，下列輸入語句只允許OEM板輸出$GPRMC語句：

　　$PGRMO，3CR>LF>；禁止所有語句輸出。

　　$PGRMO，GPRMC，2CR>LF>；允許$GPRMC語輸出。

3 定位信息的接收與讀取

　　3.1 接收模塊的設計

　　本設計中的接收模塊主要負責接收由OEM板串口2輸出的導航定位信號。該模塊包括對TXD端的起始位檢測電路，采樣電路，波特率發(fā)生器和異步FIFO緩存設計等。本例中的波特率發(fā)生器實際上是一個時鐘分頻器，所產(chǎn)生的分頻時鐘是波特率時鐘的16倍，目的是為了在接收時進行精確的采樣，以提出異步串行數(shù)據(jù)，同時，也可為異步FIFO提供寫時鐘。

　　接收之前應對從OEM板直接輸出的RXD信號進行同步處理，以濾除輸出中的干擾，降低異步時域數(shù)據(jù)傳輸中亞穩(wěn)態(tài)產(chǎn)生的概率，提高系統(tǒng)的穩(wěn)定性和可靠性。本設計采用兩級D觸發(fā)器來實現(xiàn)信號同步。根據(jù)異步傳輸?shù)耐ㄓ崊f(xié)議，當電路檢測到OEM板同步后的輸出端syn_TXD發(fā)生負跳變時。整個接收采樣電路開始工作。為了避免干擾和得到正確的起始位，在波特率時鐘檢測過程中，至少必須有一半屬于邏輯0，即8個時鐘周期后，才可認定收到是可靠的起始位。當接收到正確的起始位后．接著的數(shù)據(jù)位將每隔16個采樣周期被采樣一次。即取每一位的第8次的波特率時鐘采樣值來確保采樣正確。圖2所示是本系統(tǒng)的串口接收狀態(tài)圖。連續(xù)采樣8次后，即一個字節(jié)數(shù)據(jù)接收完成之后，便可設置位結束標志。每采樣一個字節(jié)數(shù)據(jù)，都先放入FIFO中緩存。由于GPRMC格式數(shù)據(jù)所傳輸?shù)淖畲笞止?jié)數(shù)是72Byte，故當接收完一組數(shù)據(jù)之后，都要對FIFO的滿信號置位，并由外部的全局時鐘控制將里面緩存的數(shù)據(jù)讀出，以供后續(xù)部分處理。讀完之后，即可接收到后續(xù)模塊的結束標志，然后復位讀使能，以等待下一組數(shù)據(jù)的到來。其仿真結果如圖3所示。