FIR數字濾波器的FPGA實現(xiàn)研究
加入技術交流群
2．4 3種結構實現(xiàn)的比較
改進串行結構、并行結構、DA結構實現(xiàn)的比較如下：
1)改進串行結構 ①優(yōu)點：使用資源少，只需一些寄存器、乘累加器便可完成整個濾波運算；②缺點：濾波速度慢，一次濾波所需的時鐘數由濾波器的階數決定。階數較高的濾波器，濾波周期很大，無法實現(xiàn)高速濾波。
2)并行結構 ①優(yōu)點：完成濾波的速度快，直接并行濾波器可以在一個時鐘周期內完成一次濾波；②缺點：消耗大量的乘累加器，器件延遲較大，工作頻率不可能太高。
3)DA結構 與串行結構實現(xiàn)相比，DA實現(xiàn)濾波速度較快，其濾波周期由數據寬度決定而與濾波器的階數無關；而與并行實現(xiàn)相比，DA實現(xiàn)消耗的資源較少。且容易實現(xiàn)流水線處理，提高電路的執(zhí)行速度。
在設計中，當資源成本為主要制約時，根據速度要求，選擇串行結構實現(xiàn)或DA結構實現(xiàn)；而當速度成為主要制約時，則根據資源成本因素，選擇并行實現(xiàn)結構或DA結構實現(xiàn)。在一般的應用設計中，一般采用DA結構實現(xiàn)。
3 實例設計與仿真
3．1 FIR濾波器的設計
利用Matlab中的FDATool工具設計一個33階，F(xiàn)s=48kHz，F(xiàn)c=10．8 kHz的FIR濾波器，其幅值、相位響應見圖3。為了便于FIR濾波器的FPGA實現(xiàn)，減小誤差，將濾波器的系數量化取整后，在FPGA中實現(xiàn)采用的濾波系數為{-11，14，18，-11，-25，4，32，6，-38，-21，43，45，-47，-96，50，319，457，319，50，-96，-47，45，43，-21，-38，6，32，4，-25，-11，18，14，-11}。本文引用地址：http://butianyuan.cn/article/157476.htm
3．2 FIR濾波器的FPGA實現(xiàn)與仿真
在Xilinx 10．1 ISE平臺中，選用Virtex-5系列的XC5VSXT50T器件，用Verilog HDL語言設計串行結構、并行結構的、以及DA結構，并在ModelSim中對3種結構實現(xiàn)進行仿真。設計中輸入數據的位寬設為16位，而輸入數據在運算處理前位寬擴展到17位。所用仿真激勵為單位階躍響應，時鐘周期為Tck=10 ns。ModelSim中的仿真結果如圖4所示。
圖4中依次為改進的串行實現(xiàn)，并行實現(xiàn)和DA實現(xiàn)的仿真結果，其濾波周期分別為180 ns，10 ns和180 ns。上述設計的改進串行結構、并行結構和DA結構分別在XC5VSX50T中實現(xiàn)后，所消耗的FPGA內部各種資源如表1所示。
從表l可以看出，并行實現(xiàn)消耗的資源最多，其次是DA實現(xiàn)，最小是串行實現(xiàn)。而從濾波速度上來看，并行濾波速度最快，1個時鐘周期便可濾波1次；而串行實現(xiàn)速度慢，其濾波周期取決于濾波器的階數，對17階的對稱濾波器而言，濾波一次占9個時鐘周期，濾波輸出占1個時鐘周期；相對串行實現(xiàn)和并行實現(xiàn)，DA實現(xiàn)的濾波周期取決于處理的數據寬度，上述設計中DA實現(xiàn)的濾波處理數據位寬是17位，所以濾波一次占17個時鐘周期，濾波輸出占用1個時鐘周期。
4 結束語
在實際應用中，當濾波器設計對濾波速度要求不高時，可采用串行結構或改進串行結構來實現(xiàn)，這樣可以選取資源較少的器件，降低設計成本；當對濾波速度有較高要求時，可以考慮采用并行或DA來實現(xiàn)。并行實現(xiàn)濾波周期為時鐘周期，速度快，但消耗的資源多，成本高；DA實現(xiàn)速度較快，消耗的資源較少，成本耗費較低。在數字多普勒接收機的實現(xiàn)過程中，根據接收機的性能要求以及所選用的FPGA器件資源，選取最優(yōu)的FlR濾波器實現(xiàn)結構。隨著FPGA查找技術的發(fā)展，具有較快的濾波速度和消耗較少資源的DA算法在FIR數字濾波領域得到了廣泛應用。
評論