針對下一代LTE基站發(fā)射機的RF IC集成設計策略
加入技術交流群
ADRF670x和ADRF660x系列小數(shù)N分頻PLL設計是低相位噪聲的3G和4G應用的理想之選。這些新的蜂窩標準具有密集的信號星座，要求越來越低的本振相位噪聲以獲得足夠的性能。傳統(tǒng)的PLL合成器設計使用“整數(shù)N”架構，其輸出頻率是鑒相器頻率的整數(shù)倍。為提供較小的頻率步進，整數(shù)倍增因子必須非常大。大量本振相位噪聲源于參考路徑，并被PLL頻率倍增因子所放大，這將導致PLL輸出端產(chǎn)生很高的帶內(nèi)噪聲。小數(shù)N分頻PLL允許輸出頻率有較小的步進，同時保持低的總倍頻值，因而與整數(shù)N分頻PLL相比，可以降低相位噪聲放大值。
鄰信道功率比(ACPR)是判斷發(fā)射信號有多少泄漏進相鄰頻帶的一個指標。像WCDMA等3G標準對帶外發(fā)送功率有嚴格限制。ADRF6702的ACPR指標見圖3。調(diào)制器提供高度線性的輸出功率和低噪聲，因此在-6dBm輸出點有優(yōu)于-76dB的ACPR值，這有助于減少調(diào)制器后面的增益級數(shù)，并使末端功放級電路前面的動態(tài)范圍達到最大。
ADRF670x系列器件集成了3個LDO電路，可在單5V電源下工作，從而進一步簡化了用戶應用、減小了成本和電路板面積。LDO用于向VCO、電荷泵以及PLL增量累加調(diào)制器提供穩(wěn)定電源，+5V電源可直接用于I-Q調(diào)制器，以使輸出功率最大。
在高密度應用中，ADL670x可以利用PLL完成本振的內(nèi)部合成，而其它器件可以禁用它們的PLL，并使用來自某個主器件的公共本振。
ADRF670x系列產(chǎn)品設計用于簡化用戶接口，方便與ADI最新的發(fā)送數(shù)模轉(zhuǎn)換器AD9122和GaAs放大器(如ADL5320)的連接。(ADL5320是一個0.25瓦高線性度放大器，能夠?qū)?dBm以上功率驅(qū)動進最末級功放電路。)這三個尺寸緊湊的IC構成了一個完整的有源IC器件組合，是所有下一代多載頻蜂窩無線平臺的理想之選。本文引用地址：http://www.butianyuan.cn/article/157509.htm
評論