新聞中心

EEPW首頁(yè) > 手機(jī)與無線通信 > 設(shè)計(jì)應(yīng)用 > MT-ZigBee硬件平臺(tái)的設(shè)計(jì)

MT-ZigBee硬件平臺(tái)的設(shè)計(jì)

作者: 時(shí)間:2009-11-18 來源:網(wǎng)絡(luò) 收藏
G1360對(duì)MC13192上的寄存器、片上RAM讀取和寫入時(shí)都是通過標(biāo)準(zhǔn)的4線SPI接口來實(shí)現(xiàn)的。通信時(shí),MC13192只能作為從機(jī),因此對(duì)于MCU而言,MOSI線是發(fā)送數(shù)據(jù)線,而MISO線是接收數(shù)據(jù)線,SPI的同步時(shí)鐘由GB60在SPSCK管腳上給出,連接到MC13192的SPICLK上。
MC13192的IRQ管腳連接到GB60的IRQ管腳上,MC13192上產(chǎn)生的所有中斷事件直接反映給GB60。當(dāng)GB60接收到來自MC13192的外部中斷時(shí),還要查詢其中斷標(biāo)志寄存器,來判斷產(chǎn)生的中斷事件,并作出相應(yīng)的處理。
在GB60對(duì)MC13192的3個(gè)控制口中,ATTN管腳用于MCU、將MC13192從低功耗模式下喚醒,而RXTXEN管腳則用來使能MC13192的收發(fā)器。在通常情況,為了降低功耗,射頻芯片的收發(fā)器都是關(guān)閉的,只有在發(fā)送和接收數(shù)據(jù)時(shí)才使能有效,這樣能大大降低射頻芯片的功耗。當(dāng)射頻芯片工作異常時(shí),MCU也可以通過RST管腳來復(fù)位MC13192。
MC13192的時(shí)鐘輸出引腳CLKO直接與GB60的EXTAL引腳相連接,從而GB60不再需要外部晶振電路的支持,直接采用來自MC13192的時(shí)鐘源即可。該時(shí)鐘源是可編程的,能夠提供8種不同的時(shí)鐘頻率:16 MHz,8 MHz,4 MHz,2 MHz,1 MHz,62.5kHz,32.768 kHz和16.393 kHz。
2.2.3 MC13192無線射頻通信模塊
射頻電路的中最為復(fù)雜的部分。這一部分對(duì)PCB的材質(zhì)、電阻電容的精度、電路的走線等都有很高的要求,其參數(shù)選擇的好壞直接影響到射頻電路的質(zhì)量。
射頻電路的設(shè)計(jì)是參考Freescale,Microchip等公司給出的參考樣例進(jìn)行設(shè)計(jì)開發(fā)的。
(1)MC13192支撐電路的設(shè)計(jì)。MC13192的支撐電路包括電源電路,濾波電路和晶振電路,其邏輯連接如圖4所示。VBATT和VDDINT是電源輸入引腳,MC13192的正常工作電壓為2.0~3.6 V,必須接一個(gè)4.7μF的穩(wěn)壓電容。VDDA,VDDL01和VDDL02為經(jīng)過整流的模擬電壓,必須旁接一個(gè)100 nF的濾波電容。VDD為經(jīng)過內(nèi)部整流的數(shù)字電壓,旁接一個(gè)220 pF的濾波電容。VDDVCO為VCO電路供電,同樣必須旁接一個(gè)220 pF的電容。XTAL1和XTAL2外接16 MHz的專用于2.4 GHz射頻電路的晶振,其旁路電容為1O pF。

本文引用地址:http://www.butianyuan.cn/article/157768.htm

(2)天線電路的設(shè)計(jì)。用于2.4 GHz射頻電路的天線有3種類型:外接直立天線、PCB天線和片式天線。外接直立天線的性能最好,但體積過大,只能用于對(duì)體積無要求的場(chǎng)合;片式天線采用集成電路來實(shí)現(xiàn),性能一般,而且很難根據(jù)實(shí)際調(diào)整性能;PCB天線具有體積優(yōu)勢(shì),但是對(duì)設(shè)計(jì)和PCB布線要求高,在無線傳感器網(wǎng)絡(luò)的上應(yīng)用最多。
圖5為天線電路的原理圖。RFIN-和RFIN+為接收通道,2個(gè)18 pF的電容過濾掉高頻干擾信號(hào),而0.5 pF的電容能防止共扼干擾。PAO-和PAO+為發(fā)送通道,這兩個(gè)管腳和VDDA連在一起,給發(fā)送通道提供必要的能量。

3 MIT-ZigBee硬件的模塊測(cè)試
在完成硬件電路設(shè)計(jì)后,必須對(duì)各模塊的硬件電路進(jìn)行測(cè)試,以保證硬件電路的可靠性。對(duì)于整塊的硬件電路,應(yīng)該按模塊分別焊接、調(diào)試,并逐模塊調(diào)試通過后再聯(lián)合起來一起調(diào)試。在硬件PCB設(shè)計(jì)時(shí)需要預(yù)留出一定的測(cè)試節(jié)點(diǎn),以便以后測(cè)量使用。
主要模塊的基本測(cè)試流程如下:
(1)電源模塊測(cè)試。在空的PCB電路板上首先將電源模塊的相關(guān)元器件焊接好,上電后直接利用萬(wàn)用表測(cè)量電源的輸出點(diǎn),看是否得到要求的電壓值,以保證其他模塊能正常工作。
(2)微控制器部分測(cè)試。當(dāng)電源模塊工作正常后,就需要測(cè)試GB60是否正常工作。對(duì)于MCU的測(cè)試主要就是通過BDM燒寫器與GB60通信,看是否能進(jìn)行正常的擦除與寫入操作。若無法正常工作,則首先就應(yīng)該仔細(xì)核對(duì)MCU支撐電路及電阻、電容的值是否正確,特別是晶振電路部分。GB60含有4 MHz的內(nèi)部時(shí)鐘源,且外圍電路很少,所以比較容易調(diào)試通過。
(3)MC13192模塊測(cè)試。對(duì)于MC13192射頻模塊的測(cè)試,主要是通過讀寫其內(nèi)部的寄存器和緩沖區(qū)來進(jìn)行測(cè)試的。
(4)其他外圍模塊測(cè)試。串行通信(SCI)是通過PC實(shí)現(xiàn)基本的收發(fā);測(cè)試小燈模塊,主要通過MCU將相應(yīng)的I/O口置不同的值,看是否能點(diǎn)亮對(duì)應(yīng)的小燈;測(cè)試液晶LCD模塊,看是否在液晶上顯示指定的字符。

4 結(jié) 語(yǔ)
這里主要為ZigBee協(xié)議棧的實(shí)現(xiàn)提供了相應(yīng)的硬件設(shè)計(jì)。在平臺(tái)硬件芯片選型的基礎(chǔ)上,給出硬件平臺(tái)的整體框架,闡述了硬件平臺(tái)電源電路、GB60與MC13192接口電路和MC13192射頻模塊的詳細(xì)設(shè)計(jì)。最后,還對(duì)硬件平臺(tái)進(jìn)行了各個(gè)模塊的測(cè)試。由于篇幅有限,實(shí)現(xiàn)ZigBee技術(shù)相關(guān)的底層協(xié)議棧設(shè)計(jì)和具體驗(yàn)證協(xié)議??捎眯缘膽?yīng)用實(shí)例在此中沒有介紹。


上一頁(yè) 1 2 下一頁(yè)

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉