基于IDT75K62100 芯片的硬件控制庫設(shè)計

對于輸入包處理的SAD2，每個條目包括SPI 字段，抗重放窗口字段，密鑰字段和SA 生存期字段。抗重放窗口字段32 位寬， 用來存放該SA 所接收到的驗證有效的最大序列號， 接收到的包的序列號如果小于該值將被丟棄。其它字段的設(shè)置與輸出包處理單元對應(yīng)字段相同，不再重復(fù)。綜上所述，輸入包處理的SAD 每個表項寬度為208 位。

需要說明的是，以上設(shè)置是根據(jù)本安全模塊實際設(shè)計的需要設(shè)置的，在IPSec 協(xié)議中建議的一些選項在本設(shè)計中省略了。例如，SPD 中的SPI 選項被省略，因為本設(shè)計中SPD 和SAD 是同時查找的，故可以將SPD 中的SPI 項省略。另外本安全模塊默認使用隧道模式，密碼算法為3DES，不進行認證，故SAD 中的相關(guān)選項被省略。

在設(shè)計中，SPD1 和SPD2 所用CAM 都設(shè)置為128KX144bit 模式，數(shù)據(jù)存儲格式如圖4－1 所示。SAD1 和SAD2 均由SRAM 組成，其存儲空間為256KX36bit，這樣SAD1 和SAD2 中一條SA 條目需要占用6 個存儲單元。數(shù)據(jù)存儲格式如圖4－2 所示。

圖 4－2：SAD1 和SAD2 數(shù)據(jù)格式

5 創(chuàng)新點總結(jié)本文的創(chuàng)新點在于提出并實現(xiàn)了一種用硬件IDT75K62100 芯片實現(xiàn)快速的SPD 與SAD 數(shù)據(jù)庫的思想。目前的SPD 和SAD 往往用軟件的方式來實現(xiàn)，但這極大地限制了IPSEC 處理數(shù)據(jù)流的速度，本文提出的這種思想，經(jīng)過實現(xiàn)與測試，對提高IPSEC 保護節(jié)點提高數(shù)據(jù)流的處理速度有很大的幫助。