帶RF輸出的全數(shù)字調(diào)制器設(shè)計(jì)

軟件定義無(wú)線電(SDR)終端促進(jìn)了物理層功能的可編程實(shí)現(xiàn)。很多研究工作已經(jīng)應(yīng)用DSP和FPGA實(shí)現(xiàn)物理層的基帶功能。

SDR無(wú)線電是如此定義的電臺(tái)，其天線后面的某段實(shí)現(xiàn)了數(shù)字化。其后電臺(tái)可用柔性及可配置的功能模塊來(lái)實(shí)現(xiàn)DSP算法。隨著技術(shù)的進(jìn)步，數(shù)字化可以在天線后，或非常接近于天線，如此幾乎所有的無(wú)線電功能都可以使用高速可編程的DSP引擎通過(guò)軟件實(shí)現(xiàn)。

目前的無(wú)線電結(jié)合了模擬和數(shù)字構(gòu)造模塊。RF功能還是適合模擬電路實(shí)現(xiàn)，而基帶功能更適合于DSP的實(shí)現(xiàn)。數(shù)字化前端(DFE)常用來(lái)連接RF及基帶處理。DEF通常能夠處理10MH左右的頻率信號(hào)，常被稱為數(shù)字中頻(IF)。因此，重要的模擬模塊留在了RF和IF之間。

數(shù)字RF收發(fā)器可擴(kuò)展軟件定義功能到射頻頻段。所有數(shù)字發(fā)射機(jī)的關(guān)鍵優(yōu)勢(shì)是高效的功率放大；數(shù)字化合并多通道信號(hào)；以及軟件的可編程或可重配置性。

使用全數(shù)字發(fā)射機(jī)，整個(gè)發(fā)射機(jī)可以用DSP或FPGA實(shí)現(xiàn)，可以利用CMOS技術(shù)增強(qiáng)中的性能。除了與SDR兼容，基于DSP的RF系統(tǒng)可補(bǔ)償RF通道的不平衡性。因此，直接在射頻產(chǎn)生數(shù)字信號(hào)吸引了很多研究人員和工程師的興趣。

一種比較傳統(tǒng)的方法使用帶通delta-sigma調(diào)制在無(wú)線電頻率上產(chǎn)生二進(jìn)制信號(hào)。二進(jìn)制信號(hào)可與開(kāi)關(guān)模式功率放大器(PA)一起使用以實(shí)現(xiàn)比其他功放技術(shù)更高的效率(圖1)。這種體系結(jié)構(gòu)的限制是帶通delta-sigma (BPDS)調(diào)制在中心頻率的四倍處運(yùn)行，達(dá)到幾千兆赫。為了適應(yīng)如此高的頻率操作，定制的IC必須仔細(xì)設(shè)計(jì)，不具備重新編程能力。

采用BPDS的數(shù)字發(fā)射機(jī)

另外一種方式是用脈寬調(diào)制(PWM)數(shù)字合成二進(jìn)制RF信號(hào)。PWM是很久以前提出的一種模擬調(diào)制，但是最近流行起來(lái)，特別是在數(shù)字音頻放大應(yīng)用上。D類音頻PA，由PWM音頻信號(hào)驅(qū)動(dòng)，可達(dá)到90%以上的效率。Delta-sigma類型調(diào)制也可用于數(shù)字PWM，但與BPDS方式比較運(yùn)行在較低頻率。然而，delta-sigma環(huán)路傾向于比BPDS更復(fù)雜，由于其較低的過(guò)采樣率和PWM有關(guān)的非線性。

測(cè)試配置使用存儲(chǔ)在測(cè)試模式發(fā)生器中的離線計(jì)算的信號(hào)源。在本例中，設(shè)計(jì)了一個(gè)實(shí)時(shí)系統(tǒng)來(lái)演示使用數(shù)字PWM的RF信號(hào)數(shù)字發(fā)生器的能力。

數(shù)字RFPWM 發(fā)生器

由數(shù)字功放技術(shù)推動(dòng)的數(shù)字PWM，數(shù)字信號(hào)無(wú)須依靠數(shù)模轉(zhuǎn)換器(DAC)就可以直接轉(zhuǎn)換成高功率模擬信號(hào)。由于全數(shù)字音頻系統(tǒng)越來(lái)越受到關(guān)注，數(shù)字功放已經(jīng)在數(shù)字音頻應(yīng)用上開(kāi)始流行。

在數(shù)字PWM，脈寬以高速時(shí)鐘離散化。因此，采樣計(jì)數(shù)器可根據(jù)高速參考時(shí)鐘產(chǎn)生數(shù)字PWM波形(圖2)。內(nèi)插器增加PCM輸入的采樣頻率到適合PWM調(diào)制的水平。該頻率經(jīng)常稱為脈沖重復(fù)頻率(PRF)。

組成數(shù)字PWM系統(tǒng)的信號(hào)處理模塊

正常采樣器是均勻采樣數(shù)字信號(hào)為基礎(chǔ)計(jì)算正常采樣信號(hào)值。顯然當(dāng)采用PWM時(shí)，正常采樣信號(hào)基帶失真遠(yuǎn)小于均勻采樣。

出于實(shí)現(xiàn)考慮，量化需確保高速參考時(shí)鐘運(yùn)行在適當(dāng)?shù)仡l率上。例如，PCM的原始輸入是44.1 kHz，16倍內(nèi)插器將導(dǎo)致705.6 kHz的PRF。若脈寬量化到16位，高速參考時(shí)鐘必須達(dá)到46-GHz。假如只需要8位量化脈寬的話，高速參考時(shí)鐘可至180 MHz。因此，用適當(dāng)?shù)募夹g(shù)實(shí)現(xiàn)將比較容易。噪音成型技術(shù)，delta-sigma調(diào)制技術(shù)，常被用來(lái)抑制量化引入的基帶噪聲。

處理密集的模塊、正常采樣器、及噪音成型量化的采樣頻率PRF。這是該工作的主要?jiǎng)訖C(jī)――主要的信號(hào)處理算法在較低的PRF而不是RF頻率上執(zhí)行。

全數(shù)字RFPWM

全數(shù)字RF PWM稱為正交積分噪音成型(INS)，是用于量化及噪音成型模塊的一種算法。其主要目標(biāo)是抑制基帶脈寬量化處理過(guò)程引入的噪聲功率。它不同于其它在反饋環(huán)中引入非線性項(xiàng)的算法。不考慮INS算法的細(xì)節(jié)的話，正交INS可看成是2個(gè)獨(dú)立的PWM調(diào)制器，分別用于復(fù)信號(hào)的同相(I)和正交分量(Q)。

這些脈寬調(diào)制使用以前描述過(guò)的相同體系結(jié)構(gòu)。這些PWM輸出的是基帶信號(hào)，需要進(jìn)一步和數(shù)字本機(jī)振蕩器信號(hào)混合形成RF帶通信號(hào)。假如基帶PWM及數(shù)字本機(jī)振蕩器信號(hào)都是二進(jìn)制，混合操作只不過(guò)是簡(jiǎn)單的邏輯XOR操作。

另一種簡(jiǎn)化該混頻操作的方法是使數(shù)字本振的同相支路取取當(dāng)0, 1, 0, -1三值，正交支路取-1, 0, 1, 0。這樣，數(shù)字混頻器只輸出-Q, I, Q, -I 序列。當(dāng)I及Q都是二進(jìn)制PWM信號(hào)時(shí)，混頻器的輸出也將是二進(jìn)制的。為了保證本振信號(hào)是2種格式中的一種，取樣頻率必須是4倍本振頻率。來(lái)自2個(gè)數(shù)字混頻器的信號(hào)組合成需要的RF信號(hào)。

對(duì)于PWM調(diào)制的信號(hào)，信號(hào)信息在脈沖寬度中承載。因?yàn)槊}沖寬度定義為上升沿和下降沿之間的持續(xù)時(shí)間，在基帶PWM后過(guò)度區(qū)將被保留。然而，在同相和正交本振信號(hào)之間存在90度的相位差。因此，需要特別小心的是必須確信基帶PWM與他們的本振信號(hào)分別是同步的的。因?yàn)椴蓸勇试O(shè)置在4倍的本振頻率，相差等于1/4周期。

基帶PWM同相、正交波形是分別生成的：內(nèi)部引入四分之一相差來(lái)補(bǔ)充同相和正交本振信號(hào)之間的相差。研究基帶PWM和RFPWM的定時(shí)波形，本振信號(hào)是三值格式，而組合輸出RFPWM信號(hào)是二進(jìn)制。此外，兩個(gè)基帶PWM都分別同步到其本振信號(hào)的上升沿。

顯示了基帶PWM和RFPWM的定時(shí)波形

此處討論的QAM-PWM調(diào)制器使用正交PWM體系結(jié)構(gòu)，由于其高計(jì)算能力需求沒(méi)有選用INS算法。采用了非遞歸噪聲成型方法。

數(shù)字PWM噪音成型

噪音成型廣泛應(yīng)用于過(guò)采樣數(shù)據(jù)變換器上。噪音成型的目的是產(chǎn)生一個(gè)粗量化信號(hào)而不是精量化信號(hào)，在窄帶上保持SNR性能。在數(shù)字PWM系統(tǒng)中，噪音成型在參考時(shí)鐘頻率很高時(shí)是非常必要的，脈寬精量化，在PRF是705.6 kHz使用16位而不是8位。

傳統(tǒng)數(shù)據(jù)轉(zhuǎn)換器的噪音成型濾波器已經(jīng)研究的很透，大部分方法也可用在數(shù)字PWM上。但是在數(shù)字PWM上噪音成型的行為不同于傳統(tǒng)的DAC，這是因?yàn)镻WM引入了非線性。

仿真模型比較了PWM與傳統(tǒng)的DAC(圖4)。數(shù)字PWM和傳統(tǒng)的DAC使用相同的噪音成型濾波器及量化器。在該仿真器中噪音傳輸函數(shù)(NTF)用H(z) = (1-z-1)N規(guī)定，N取值在1到5之間。就帶內(nèi)噪聲抑制來(lái)說(shuō)該類型噪音成型濾波器不是最佳的，但足以演示PWM與傳統(tǒng)DAC的不同。DAC的模擬部件不包含在仿真器中；僅僅考慮了所有數(shù)字噪音成型環(huán)路。下面是為仿真器所選的參數(shù)：

輸入的單音信號(hào)頻率 =11 kHz，基帶帶寬 =20 kHz，采樣頻率 =705.6 kHz，輸入信號(hào)電平 =-6 dB，F(xiàn)S量化級(jí)別 =64

對(duì)于傳統(tǒng)的DAC，量化級(jí)別指示出最終的DAC使用的比特位數(shù)，而對(duì)PWM，則意味著高速時(shí)鐘在每一個(gè)脈沖周期的取值范圍(表1)。

PWM和傳統(tǒng)DAC噪音整形的仿真比較

表1

當(dāng)使用低階NTF時(shí)，也就是，N = 1和N = 2PWM和傳統(tǒng)DAC的信噪比測(cè)量幾乎是一樣的。當(dāng)NTF階數(shù)增加時(shí)，PWM的信噪比傾向不同于傳統(tǒng)的DAC。注意：當(dāng)N從2增加到3時(shí)PWM 信噪比不象傳統(tǒng)DAC那樣迅速改善；且隨著N進(jìn)一步由4增加到5 PWM的信噪比開(kāi)始惡化。

如果NTF高頻增益高量化噪音可能折回到基帶。這可由PWM調(diào)制的非線性天性解釋。然而，如果僅要求中等程度基帶信噪比情況下，這個(gè)非線性的效果可以忽略不計(jì)。在整個(gè)仿真模型中，我們概括出為數(shù)字PWM系統(tǒng)設(shè)計(jì)一個(gè)非遞歸NTF濾波器的準(zhǔn)則。該準(zhǔn)則包括當(dāng)濾波器輸入是白噪聲時(shí)，最小化基帶功率與總功率的比率。濾波器參數(shù)將確保最小相位，歸一化需求，其第一個(gè)系數(shù)將是1。濾波器高頻增益將受限制。

然后這些準(zhǔn)則可用下列數(shù)學(xué)公式來(lái)闡述，假設(shè)一個(gè)N抽頭FIR濾波器系數(shù)為h，這里h = (h0, h1, …, hN-1)T，基帶功率可以計(jì)算出來(lái)：

這里R是矩陣，

可以使用Parseval理論計(jì)算總功率：

因此優(yōu)化NTF應(yīng)設(shè)法最小化，

硬件原型及測(cè)量

如前所述，數(shù)字PWM的所有的信號(hào)處理算法運(yùn)行在PRF頻率。唯一必需的高速電路是最終的PWM波形發(fā)生器。因此，在現(xiàn)存FPGA器件上構(gòu)造全數(shù)字QAM-PWM調(diào)節(jié)器是可行的。

在數(shù)字QAM-PWM調(diào)制器的體系結(jié)構(gòu)中，正交通道由幾乎相同的體系結(jié)構(gòu)模塊組成(圖5)。QAM調(diào)制器由符號(hào)速率5.057 MHz的QAM符號(hào)發(fā)生器、將采樣比率提高到符號(hào)速率16倍的插補(bǔ)濾波器，以及一個(gè)將采樣率轉(zhuǎn)換到100 MHz PRF的轉(zhuǎn)換器組成。

全數(shù)字RF PWM原型的體系結(jié)構(gòu)圖

數(shù)字PWM由一個(gè)正常采樣器，一個(gè)噪音整形量化模塊，和一個(gè)PWM波形發(fā)生器組成。正常采樣算法僅由前饋數(shù)據(jù)通路構(gòu)成；因此相當(dāng)容易流水線化。噪音整形量化模塊有反饋路徑；因此盡管PRF僅為100 MHz是相當(dāng)難以實(shí)現(xiàn)的。

FIR NTF濾波器使用變化的結(jié)構(gòu)、重新定時(shí)技術(shù)及反轉(zhuǎn)部分系數(shù)的符號(hào)比特(CSD)實(shí)現(xiàn)。本振信號(hào)與所有可能的基帶PWM信號(hào)混頻是預(yù)先計(jì)算并存儲(chǔ)在ROM 中的。該ROM通過(guò)量化輸出，即脈沖量化寬度來(lái)訪問(wèn)。來(lái)自同步和正交通道選定的RF PWM波形將在高速串行器產(chǎn)生1位RF信號(hào)之前組合。

選做原型的FPGA器件是Xilinx的Virtex2pro，型號(hào)XC2VPX20-FF896，速率等級(jí)為7。該部件有片上多吉比特收發(fā)器，用作高速并到串轉(zhuǎn)換器以產(chǎn)生3.2 GHz二進(jìn)制信號(hào)(表2)。

表2

邏輯元素分配的結(jié)果是從Synplcity綜合結(jié)果抽取的。最后的安置及布線工具報(bào)告完整QAM-PWM設(shè)計(jì)利用了18個(gè)乘法器(20%)，4個(gè)RAM16 (4%)，3911個(gè)基本單元(39%)。注意：括號(hào)中的數(shù)字有關(guān)于總資源的利用率。

當(dāng)帶通噪音電平低于信號(hào)大約45 dB時(shí)，更加進(jìn)取性的噪音整形技術(shù)可實(shí)現(xiàn)更好的帶通噪音性能。然而在這種情況下計(jì)算需求可能不利于可實(shí)現(xiàn)性；使用現(xiàn)存的FPGA將是困難的。EVM測(cè)量值小于1%，幾乎與QAM輸出端測(cè)量的EVM一樣。