新聞中心

EEPW首頁 > 手機與無線通信 > 設計應用 > 極低功耗無線收發(fā)集成芯片CC1000

極低功耗無線收發(fā)集成芯片CC1000

作者: 時間:2004-12-07 來源:網絡 收藏
摘要:介紹一種的電路結構及典型的應用設計;著重說明與微控制器通信所要求的時序。

關鍵詞: 可編程 跳頻

引 言

  CC1000是根據Chipcon公司的SmartRF技術,在0.35μm CMOS 工藝下制造的一種理想的超高頻單片通信。它的工作頻帶在315、868及915MHz,但CC1000很容易通過編程使其工作在300~1000MHz范圍內。它具有低電壓(2.3~3.6V),極低的,可編程輸出功率(-20~10dBm),高靈敏度(一般-109dBm),小尺寸(TSSOP-28封裝),了位同步器等特點。其FSK數(shù)傳可達72.8Kbps,具有250Hz步長可編程頻率能力,適用于跳頻協(xié)議;主要工作參數(shù)能通過串行總線接口編程改變,使用非常靈活。

圖1 CC1000的簡化模塊圖

1 電路結構

  圖1所示為CC1000的簡化模塊圖。在接收模式下,CC1000可看成是一個傳統(tǒng)的超外差接收器。射頻(RF)輸入信號經低噪聲放大器(LNA)放大后翻轉進入混頻器,通過混頻器混頻產生中頻(IF)信號。在中頻處理階段,該信號在送入解調器之前被放大和濾波??蛇x的RSSI信號和IF信號也可通過混頻產生于引腳RSSI/IF。解調后,CC1000從引腳DIO輸出解調數(shù)字信號,解調信號的同步性由上的PCLK提供的時鐘信號完成。

  在發(fā)送模式下,壓控振蕩器(VCO)輸出的信號直接送入功率放大器(PA)。射頻輸出是通過加在DIO腳上的數(shù)據進行控制的,稱為移頻鍵控(FSK)。這種內部T/R切換電路使天線的連接和匹配設計更容易。

  頻率合成器產生的本振信號,在接收狀態(tài)下送入功放。頻率合成器是由晶振(XOSC)、鑒相器(PD)、充電脈沖、VCO以及分頻器(/R和/N)構成,外接的晶體必須與XOSC引腳相連,只有外圍電感需要與VCO相連。

圖2 CC1000的典型應用電路圖

2 應用電路

  CC1000工作時外圍元件很少,典型的應用電路如圖2所示。當配置CC1000不同的發(fā)射頻率時,外圍元器件參數(shù)也不同,具體參數(shù)請見參考文獻[1]。

3 三線串行數(shù)據口

  CC1000 可通過簡單的三線串行接口(PDATA、 PCLK 和PALE) 進行編程,有36個8位配置寄存器,每個由7位地址尋址。一個完整的CC1000配置,要求發(fā)送29個數(shù)據幀,每個16位(7個地址位,1個讀/寫位和8個數(shù)據位)。PCLK 頻率決定了完全配置所需的時間。在10MHz的PCLK頻率工作下,完成整個配置所需時間少于60μs。在低電位模式設置時,僅需發(fā)射一個幀,所需時間少于2μs。所有寄存器都可讀。在每次寫循環(huán)中,16位字節(jié)送入PDATA通道,每個數(shù)據幀中7個最重要的位(A6:0)是地址位,A6是MSB(最高位),首先被發(fā)送。下一個發(fā)送的位是讀/寫位(高電平寫,低電平讀),在傳輸?shù)刂泛妥x/寫位期間,PALE (編程地址鎖存使能)必須保持低電平,接著傳輸8 個數(shù)據位(D7: 0),如圖3所示。表1是對各參數(shù)的說明。PDATA 在PCLK 下降沿有效。當8位數(shù)據位中的最后一個字節(jié)位D0 裝入后,整個數(shù)據字才被裝入內部配置寄存器中。經過低電位狀態(tài)下編程的配置信息才會有效,但是不能關閉電源。

表1 串行接口時序說明

參 數(shù) 名 稱符號/單位最小值說 明
PCLK頻率fCLOCK/MHz--
PCLK低電平持續(xù)時間tCL,min/ns50PCLK保持低電平的最短時間
PCLK高電平持續(xù)時間tCH,min/ns50PCLK保持高電平的最短時間
PALE啟動時間tSA/ns10PCLK轉到下降沿前,PALE保持低電平的最短時間
PALE持續(xù)時間tHA/ns10PCLK轉到上升沿后,PALE保持低電平的最短時間
PDATA啟動時間tSD/ns10PCLK轉到下降沿前,PALE上數(shù)據準備好的最短時間
PDATA持續(xù)時間tHD/ns10PCLK轉到下降沿后,PALE上數(shù)據準備好的最短時間
上升時間trise/ns-PCLK和PALE上升時間的最大值
下降時間tfall/ns-PCLK和PALE下降時間的最大值

   微控制器通過相同的接口也能讀出配置寄存器。首先,發(fā)送7位地址位,然后讀/寫位設為低電平,用來初始化讀回的數(shù)據。接著,CC1000從尋址寄存器中返回數(shù)據。此時,PDATA 用作輸出口,在讀回數(shù)據期間(D7:0),微控制器必須把它設成三態(tài),或者在引腳開路時設為高電平。讀操作的時序如圖4所示。

圖3 CC1000寫操作的編程時序圖 圖4 CC1000讀操作的編程時序圖

4 與微控制器連接

  微控制器使用3個輸出引腳用于接口(PDATA、PCLK、PALE),與PDATA相連的引腳必須是雙向引腳,用于發(fā)送和接收數(shù)據。提供數(shù)據計時的DCLK 應與微控制器輸入端相連,其余引腳用來監(jiān)視LOCK 信號(在引腳CHP_OUT)。當PLL 鎖定時,該信號為邏輯高電平。圖5為P87LPC762單片機與CC1000接口示意圖。

P87LPC762單片機寫CC1000內部寄存器的程序如下:

write_com(uchar addr,uchar com_data)//寫內部寄存器子程序

{ char i;

addr=1;

pale=0; //允許地址鎖存

for(i=0;i7;i++) { //送地址

addr=1;

p_data=CY;

pclk=0; //上升沿

pclk=1;

}

p_data=1; //寫操作

pclk=0;

pclk=1;

pale=1; //禁止地址鎖存

for(i=0;i8;i++){

com_data=1;

p_data=CY;

pclk=0;

pclk=1;

}

}

結 語

  當調制數(shù)據時,CC1000能被設置成三種不同的數(shù)據形式,分別為同步NRZ模式、同步曼徹斯特碼模式、異步傳輸(UART)模式。為了滿足電池供電情況下嚴格的電源損耗要求,CC1000 提供了十分方便的電源管理方法。通過MAIN 寄存器控制低電平模式,有單獨的位控制接收部分、發(fā)射部分、頻率合成以及晶振。這種獨立控制可用來優(yōu)化在某個應用中最低可能達到的電流損耗。CC1000優(yōu)良的性能使它主要應用于ISM(工業(yè)、科學及醫(yī)療)方面以及SRD(短距離通信)。



評論


相關推薦

技術專區(qū)

關閉