新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 牛人業(yè)話 > ISE入門三部曲

ISE入門三部曲

作者：lianggui5 時(shí)間：2013-08-20 來源：電子產(chǎn)品世界

加入技術(shù)交流群
- 掃碼加入
  和技術(shù)大咖面對面交流
  海量資料庫查詢

收藏

　　8路選擇器第二步

本文引用地址：http://www.butianyuan.cn/article/159138.htm

　　新建文件：在菜單欄中 Project -> New Source，彈出如圖7所示的的對話框，選中Verilog Module并輸入文件的名字(首字符不能為數(shù)字)，并點(diǎn)擊next，進(jìn)入模塊設(shè)置對話框。

　　在模塊對話框中，可以設(shè)置模塊的輸入和輸出，不過都不是必須的，可以直接在新建的文件中輸入即可，這里就直接點(diǎn)擊Next(圖8)，接著點(diǎn)擊Finish，這樣剛剛新建的文件就完成了，此時(shí)ISE的軟件界面如圖9所示。

可控硅相關(guān)文章:可控硅工作原理

比較器相關(guān)文章:比較器工作原理

上一頁 1 2 3 4 5 6 7 8 下一頁

<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=114&cb=INSERT_RANDOM_NUMBER_HERE&n=a7a83b30' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=115&cb=INSERT_RANDOM_NUMBER_HERE&n=a3d98779' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=116&cb=INSERT_RANDOM_NUMBER_HERE&n=abca108c' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=117&cb=INSERT_RANDOM_NUMBER_HERE&n=a1775170' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=118&cb=INSERT_RANDOM_NUMBER_HERE&n=a449048b' border='0' alt='' /></a>

關(guān)鍵詞： ISE 8路選擇器 Verilog 工程建立 入門 常見錯(cuò)誤

評論

相關(guān)推薦

ISE 2024│聚積科技驅(qū)動(dòng)芯片帶領(lǐng)LED顯示屏走向新高度

電源與新能源 ISE 2024 聚積科技驅(qū)動(dòng)芯片 LED顯示屏 | 2024-01-31

Verilog HDL基礎(chǔ)知識8之綜合語句

嵌入式系統(tǒng) FPGA verilog HDL 綜合語句 | 2024-02-22

Verilog HDL基礎(chǔ)知識4之阻塞賦值 & 非阻塞賦值

嵌入式系統(tǒng) FPGA verilog HDL 阻塞賦值非阻塞賦值 | 2024-02-20

Verilog HDL基礎(chǔ)知識9之代碼規(guī)范示例

嵌入式系統(tǒng) FPGA verilog HDL 代碼規(guī)范 | 2024-02-26

Verilog 的一本好書The Verilog Golden Reference Guide

資源下載 xinlinx FPGA Verilog | 2007-12-26

ispDesignEXPERT System 培訓(xùn)教程

資源下載 ispDesignEXPERT System VHDL Verilog HDL Abel | 2007-02-09

Verilog HDL設(shè)計(jì)的要點(diǎn)

資源下載 altera Verilog HDL 設(shè)計(jì)進(jìn)階 | 2007-12-12

常見 FPGA/PLD及VHDL/Verilog 開發(fā)軟件

hpnet | 2002-07-10

ST-BUS總線接口模塊的Verilog HDL設(shè)計(jì)

設(shè)計(jì)方案 ST-BUS 總線接口模塊 Verilog 設(shè)計(jì) | 2009-09-28

硬件描述語言

hpnet | 2002-07-10

關(guān)于Verilog的一堆資料

資源下載 xinlinx FPGA Verilog | 2007-12-26

語音集成電路入門速成三部曲

設(shè)計(jì)方案語音集成電路入門速成三部曲 | 2010-01-12

Verilog HDL基礎(chǔ)知識7之模塊例化

嵌入式系統(tǒng) FPGA verilog HDL 模塊例化 | 2024-02-21

Verilog HDL基礎(chǔ)知識6之語法結(jié)構(gòu)

嵌入式系統(tǒng) FPGA verilog HDL 語法結(jié)構(gòu) | 2024-02-21

MAX+PLUS II快速入門

設(shè)計(jì)方案 MAX+PLUS 快速入門 | 2011-05-03

Verilog基礎(chǔ)教程(5章)

視頻周立功單片機(jī) Verilog HDL | 2013-01-16

Verilog基礎(chǔ)教程(1-2章)

視頻周立功單片機(jī) Verilog HDL | 2013-01-16

很好的一篇入門文章，特別推薦(老站轉(zhuǎn))

amine | 2002-05-28

Verilog HDL基礎(chǔ)知識2之運(yùn)算符

嵌入式系統(tǒng) FPGA verilog HDL 運(yùn)算符 | 2024-02-19

Verilog_golden中文版

資源下載 xinlinx FPGA Verilog | 2007-12-26

Verilog HDL基礎(chǔ)知識3之抽象級別

嵌入式系統(tǒng) FPGA verilog HDL 抽象級別 | 2024-02-19

德州儀器推出最新低成本 DSP 入門開發(fā)套件

hpnet | 2002-05-17

利用 ISE Design Suite 11 內(nèi)的 Base System Builder

視頻 Xilinx FPGA ISE | 2010-05-06

把晶體管發(fā)射極作為輸入門的門電路/蘊(yùn)含門電路圖

設(shè)計(jì)方案晶體管發(fā)射極作為入門門電路蘊(yùn)含電路圖 | 2010-08-31

Verilog HDL基礎(chǔ)知識9之代碼規(guī)范

嵌入式系統(tǒng) FPGA verilog HDL 代碼規(guī)范 | 2024-02-26

利用 ISE 和 System Generator for DSP 10.1 提高 DSP 設(shè)計(jì)生產(chǎn)率

視頻 Xilinx DSP ISE | 2010-05-06

Verilog基礎(chǔ)教程(6章)

視頻周立功單片機(jī) Verilog HDL | 2013-01-16

Verilog HDL基礎(chǔ)知識4之wire & reg

嵌入式系統(tǒng) FPGA verilog HDL wire reg | 2024-02-20

Verilog HDL簡介

hpnet | 2002-07-07

Spartan-3A/3AN FPGA入門開發(fā)板電路圖

設(shè)計(jì)方案 Spartan-3A 入門開發(fā) 電路圖 | 2009-07-15

焦點(diǎn)

推薦視頻

技術(shù)專區(qū)