一種基于FPGA的DDR SDRAM控制器的設計

作者：時間：2013-04-24 來源：網(wǎng)絡

加入技術(shù)交流群
- 掃碼加入
  和技術(shù)大咖面對面交流
  海量資料庫查詢

3 DDR SDRAM控制的仿真和驗證
3．1 DDR SDPAM控制器的軟件仿真
設計的軟件功能仿真是利用硬件描述語言VerilogHDL寫出測試代碼，在Mentor公司的Modelsim軟件中進行，通過檢查波形完成。DDR SD RAM控制器測試流如圖5所示，實現(xiàn)了寫數(shù)據(jù)到第1組寄存器，讀校驗數(shù)據(jù)，寫數(shù)據(jù)到第2組寄存器，讀校驗數(shù)據(jù)。

本文引用地址：http://butianyuan.cn/article/159415.htm

當控制器接收到請求發(fā)送數(shù)據(jù)的命令后，由命令引腳產(chǎn)生相應的Write命令傳送給DDR SDRAM，接下來會反饋—個握手信號ready以告知用戶端已準備就緒可以繼續(xù)接收數(shù)據(jù)，而接收到的數(shù)據(jù)通過dq端口直接傳給DDR SDRAK。經(jīng)過Modelsim功能仿真Read／Write波形如圖6和圖7所示，結(jié)果表明DDR SDRAM能順利地完成讀寫、刷新和預充電，行與行、塊與塊之間的交換平穩(wěn)迅速，無論是連續(xù)還是單個操作都非常順暢。

3．2 DDR SDRAM控制器的FPGA驗證
設計的DDR SDRAM控制器硬件驗證在Altera公司CycloneII系列的EP2C5Q208C8 FPGA芯片中進行，利用在線仿真技術(shù)快速建立芯片設計的硬件模型，然后將設計映射至目標FPGA電路中，通過加載設定的激勵信號，觀察所輸出的結(jié)果并與所期望的輸出結(jié)果進行比較，發(fā)現(xiàn)寫入和輸出的數(shù)據(jù)完全吻合。經(jīng)過綜合，基礎邏輯單元資源占用率為12．33％，引腳資源占用率為62．5％，鎖相環(huán)PLL資源的占有率為50％，流片頻率測試也能達到期望要求，能完全勝任對DDRSDRAM控制。

4 結(jié)束語
在研究DDR SDRAM的主要工作特性以及時序的基礎上，利用Verilog HDL硬件描述語言提出了一種適用于DDR SDRAM的控制器的設計。并且通過了Modelsim軟件功能仿真、FPGA硬件驗證，結(jié)果表明該設計傳輸數(shù)據(jù)穩(wěn)定可靠，讀寫效率較高，接口電路簡單，可應用于各種高速度、大容量存儲器場合中。