基于PAC的電機(jī)控制器快速控制原型的研究
加入技術(shù)交流群
3．2 實(shí)時(shí)處理器
從圖3可看出在電機(jī)控制器RCP的過程中，實(shí)時(shí)系統(tǒng)發(fā)揮著一個(gè)承上啟下的作用。實(shí)時(shí)處理器與FPGA交互部分的程序是對時(shí)間要求嚴(yán)格，優(yōu)先執(zhí)行；而數(shù)據(jù)存儲(chǔ)和與Host交互的程序優(yōu)先級較低，正常調(diào)度。
實(shí)時(shí)處理器與FPGA模塊進(jìn)行數(shù)據(jù)交互使用了FPGA接口操作和DMA FIFO技術(shù)，F(xiàn)PGA接口操作是以FPGA VI的單個(gè)變量為對象進(jìn)行讀寫操作；DMA FIFO技術(shù)是通過先入先出隊(duì)列實(shí)現(xiàn)RT到FPGA和FPGA到RT的大量數(shù)據(jù)的高速傳輸。
本實(shí)驗(yàn)中從Host主機(jī)傳輸過來的啟停命令、需求速度、PID參數(shù)都是通過FIFO實(shí)時(shí)傳送到FPGA程序上。而FPGA執(zhí)行磁場定向控制中的反饋信號和中間變量同樣通過FIFO傳送到RT上。圖7為實(shí)時(shí)系統(tǒng)VI的程序后面板。本文引用地址：http://butianyuan.cn/article/160481.htm
3．3 FPGA模塊
FPGA具有高性能、可重新配置、小尺寸和較低工程開發(fā)成本的特性，但傳統(tǒng)的EDA工具對FPGA的開發(fā)門檻高、開發(fā)周期長。而NI LabVIEW FPGA模塊為Compact RIO上的FPGA芯片提供了圖形化的開發(fā)環(huán)境，使Compact RIO較其他PAC具有更大的靈活性和可重配置性。FPGA運(yùn)行在高速時(shí)鐘下，定時(shí)／觸發(fā)分辨率達(dá)25 ns，并且擁有基于硬件電路的并行執(zhí)行特點(diǎn)，對比于傳統(tǒng)的順序執(zhí)行結(jié)構(gòu)提高了電機(jī)控制性能。
從圖3可以看出磁場定向所有算法都是在FPGA上執(zhí)行的；主要包括：電流和速度采集模塊、坐標(biāo)變換模塊、電流環(huán)PID控制模塊、速度環(huán)PID控制模塊、SVPWM輸出模塊。除了采集模塊和輸出模塊是順序執(zhí)行之外，其他3個(gè)模塊都是可以采用多級流水線的方式并行執(zhí)行的。
NI LabVIEW FPGA模塊圖形化的開發(fā)環(huán)境使用戶可以既快速又高效地編寫程序進(jìn)行硬件控制和算法實(shí)現(xiàn)。由于篇幅有限，圖8和圖9只展示了SVPWM模塊、PID算法的程序?qū)崿F(xiàn)圖。
4 結(jié)論
本文在深入了解了可編程自動(dòng)控制器的基礎(chǔ)上，結(jié)合了NI Compact RIO的高可靠性、強(qiáng)大的軟件功能、易于開發(fā)的特點(diǎn)，對基于Compa ct RIO的電機(jī)控制器快速控制原型的進(jìn)行了研究，并以永磁同步電機(jī)磁場定向控制為例進(jìn)行設(shè)計(jì)，說明了基于PAC的快速控制原型方法適合用于電動(dòng)汽車電機(jī)控制器的開發(fā)。
pid控制器相關(guān)文章:pid控制器原理
評論