CMOS和MEMS的集成展望

就小型化和提高性能來說，MEMS器件與集成電路的集成已變得愈來愈重要。但目前近一半MEMS市場仍然采用混合方法。由于是模塊組裝模式，所以混合集成方法的開發(fā)時(shí)間比單片方法短得多，而且可以獨(dú)立地優(yōu)化IC和MEMS工藝技術(shù)（圖1）。

但是與單片方法相比，其裝配和封裝成本卻較高。因此，當(dāng)體積足夠大時(shí)，單片方法需要的較長開發(fā)時(shí)間很有可能被裝配和封裝成本的降低所補(bǔ)償。

當(dāng)MEMS和CMOS間的互連很多（如顯示器）時(shí)，若微型化很重要或要求提高系統(tǒng)性能，即可選擇單片集成方法。使用獨(dú)立的MEMS和IC芯片時(shí)，MEMS和邏輯芯片間的互連會產(chǎn)生限制性的寄生參數(shù)。這些寄生參數(shù)主要是由鍵合焊盤的大小和長鍵合線產(chǎn)生的，用芯片上集成的方法可以大大降低這些寄生參數(shù)。

當(dāng)然，成本也是一個(gè)重要的考量因素。如果MEMS器件比CMOS電路大得多，單片集成可能非常昂貴。理想情況是它們的大小是匹配的，完全一樣的尺寸將不會增加CMOS芯片大小。

不同的單片集成方法

可以用不同方法在先進(jìn)的CMOS工藝中集成MEMS器件，得到微型單片系統(tǒng)解決方案。主要方法有三個(gè)：先加工微系統(tǒng)器件而后加工IC，通常是在敏感元件或執(zhí)行元件后；二者交錯制作；先加工IC而后加工微系統(tǒng)器件，通常是在電路的頂部。

第三種方法是進(jìn)行智能微系統(tǒng)加工最有前途的方法，因?yàn)樗梢杂脴?biāo)準(zhǔn)的CMOS工藝合理地獨(dú)立優(yōu)化CMOS和MEMS。而且新一代電路可以很方便地替換老電路而不影響其上部的MEMS。此外，后加工提供了將MEMS和CMOS置于一起的最緊湊形式，因?yàn)镃MOS電路可能位于MEMS結(jié)構(gòu)下面。但后加工限制了MEMS加工的溫度范圍。與常規(guī)Poly-Si相比，Poly-SiGe在較低溫度（即淀積溫度≤450℃而不是≥800℃）時(shí)仍然能保證MEMS所要求的機(jī)械性能和可靠性。這使 Poly-SiGe技術(shù)非常適合MEMS的后-CMOS集成。

CMOS-MEMS集成的Poly-SiGe技術(shù)

已經(jīng)開發(fā)了多種工藝制造poly-SiGe MEMS，主要研究方向是降低溫度或增加同一溫度下的淀積速率。采用等離子增強(qiáng)化學(xué)氣相淀積（PECVD）和CVD結(jié)合的多層工藝，能在低溫(≤450℃)下以很高的淀積速率(～100nm/min) 得到高質(zhì)量薄膜（圖2）。應(yīng)力（壓應(yīng)力到張應(yīng)力）和應(yīng)力梯度可通過改變SiH4流量或增加應(yīng)力補(bǔ)償層調(diào)整。這是在標(biāo)準(zhǔn)CMOS頂部淀積厚SiGe層（例如用于電容敏感元件）的理想工藝。對于用富Si應(yīng)力補(bǔ)償頂層的10μm厚的薄膜來說，已經(jīng)獲得1.45mΩcm的低電阻率、35MPa的殘余張力和3.6×10-6μm-1的極低應(yīng)變梯度。Al和SiGe間的接觸也是CMOS集成需要的歐姆接觸。

poly-SiGe MEMS制造陀螺儀

集成陀螺儀已經(jīng)商品化，但還沒有以后加工的形式出現(xiàn)。而是用交錯的方法在poly-Si中制作陀螺儀，CMOS電路在另一側(cè)。對于同樣的陀螺儀設(shè)計(jì)，它使得總面積比后加工大且改變CMOS和MEMS工藝都不易。無法采用標(biāo)準(zhǔn)的CMOS工藝，MEMS結(jié)構(gòu)層厚度也受到限制。采用poly-SiGe實(shí)現(xiàn)了全功能CMOS上集成ωz-陀螺儀，適合低噪聲、高分辨率的要求(圖3)。作為功能結(jié)構(gòu)，在標(biāo)準(zhǔn)的高壓(20V)、0.35μm CMOS-ASIC上加工10-μm厚的SiGe層，有5層布線和標(biāo)準(zhǔn)的鈍化。犧牲層是沒有摻雜的厚氧化硅層，用CMP進(jìn)行平坦化。SiGe結(jié)構(gòu)層由上述的CVD和PECVD工藝淀積，用具有HF和CO2超臨界干燥的濕法加工完成應(yīng)力釋放。平面內(nèi)雙翼陀螺儀的驅(qū)動和感知是全電容性的。