基于VDK的網(wǎng)絡音頻監(jiān)控系統(tǒng)的設計與實現(xiàn)

圖2所示是基于VDK的系統(tǒng)線程軟件工作流程。系統(tǒng)上電或復位后，DSP自啟動后，VDK啟動線程lwip_sysboor_threadtype開始運行。在線程lwip_sysboot_threadtype中進行板級初始化和Lwip協(xié)議棧和網(wǎng)口初始化，接下來再創(chuàng)建所需要線程。圖3所示是VDK線程的通信工作流程圖。

芯片初始化模塊主要完成以下幾項工作：
(1)系統(tǒng)時鐘速率配置：包括初始化PLL，由PLL_LOCKCNT設置穩(wěn)定時間，PLL_CTL控制寄存器設置VCO與CLKIN之間的倍數(shù)14，通過設置PLL_DIV決定SCLK及CCLK的時鐘，使能PLL中斷；
(2)同步串口(SPI)配置：如果SPI是作為主啟用，SPI使用SPI標志寄存器(SPI FLG)使多達7個通用可編程標志引腳用作從選擇端。并設置為0X02，SPISEL1使能。FIO_DIR中設置PF10為輸入，其余均為輸出；
(3)CS8420初始化：即初始化CS8420，則SPICTL設置字長為16位，當發(fā)送數(shù)據(jù)寫入發(fā)送數(shù)據(jù)緩沖器時，SPI使能。設置為主模式。SPI BAUD為0x18，波特率大概為512b／s；
(4)激活Echo_Server_ThreadType線程；
(5)由線程銷毀模塊完成對初始化線程的銷毀。
連接成功后，再由Echo_Server_ThreadType線程激活Echo_Worker_ThreadType線程。Echo_Worker_ThreadType線程的任務是通過recv()函數(shù)接收上位機指令幀并對其進行功能解析，根據(jù)幀功能碼判斷應該發(fā)送給上位機的幀，準備好上傳數(shù)據(jù)，再通過send()函數(shù)將上報幀上傳給上位機并顯示最終處理結(jié)果。
圖4所示是系統(tǒng)控制板卡與上位機之間的通信結(jié)果。

6 結(jié)語
本文以BF533為核心處理器，提出了一種基于VDK的網(wǎng)絡音頻通信系統(tǒng)的設計方案，同時通過實際項目的操作對該方案的可行性進行了驗證。經(jīng)過測試證明，該系統(tǒng)可以提高傳輸效率，而且實時性好，性能穩(wěn)定。