ADS8344與TMS320LC545的應(yīng)用接口設(shè)計(jì)
作者：
時(shí)間：2011-10-09
來(lái)源：網(wǎng)絡(luò)
收藏
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢(xún)
2.2 ADS8344的引腳排列及說(shuō)明
ADS8344的引腳排列如圖2所示，各引腳說(shuō)明如下：
CH0～CH7：模擬輸入通道的輸入端，8個(gè)單端模擬輸入通道可合用為雙端差分輸入，所有通道的輸入范圍從0V到+VREF，未用的輸入通道應(yīng)接GND以避免噪聲輸入。
COM：模擬輸入的參考地，單端輸入通道的零地位點(diǎn)，直接接地或接地電位參考點(diǎn)。
SHDN：掉電控制位，當(dāng)為低時(shí)，芯片切換到低功耗掉電模式。
+VCC：電源輸入端，范圍為+2.7V～+5V。
DOUT：串行數(shù)據(jù)輸出端，在DCLK的下降沿時(shí)數(shù)據(jù)輸出，當(dāng)CS為高時(shí)，輸出為高阻態(tài)。
DIN：串行數(shù)據(jù)輸入端，當(dāng)CS為低時(shí)，數(shù)據(jù)在DCLK的上升沿被鎖存。
DCLK：外部時(shí)鐘輸入端，該外部時(shí)鐘決定了芯片的轉(zhuǎn)換率(fDCLK=24fSAMPLE)。
CS：片選端，為低電平時(shí)，選中該芯片。
GND：參考地。
VREF：參考電源輸入端。
BUSY：模數(shù)轉(zhuǎn)換狀態(tài)輸出引腳。當(dāng)進(jìn)行模數(shù)轉(zhuǎn)換時(shí)，該引腳輸出低電平，當(dāng)BUSY端產(chǎn)生一下降沿時(shí)，表示模數(shù)轉(zhuǎn)換結(jié)束，數(shù)據(jù)輸出有效。
評(píng)論