關(guān) 閉

新聞中心

EEPW首頁 > 工控自動化 > 設(shè)計應(yīng)用 > 可編程微波爐控制器的設(shè)計

可編程微波爐控制器的設(shè)計

作者: 時間:2011-10-07 來源:網(wǎng)絡(luò) 收藏

隨著大規(guī)模集成電路技術(shù)和計算機技術(shù)的不斷發(fā)展,在涉及通信、國防、航天、醫(yī)學(xué)、工業(yè)自動化、計算機應(yīng)用、儀器儀表等領(lǐng)域的電子系統(tǒng)工作中,EDA技術(shù)的含量正以驚人的速度上升;電子類的高新技術(shù)項目的開發(fā)也日益依賴于EDA技術(shù)的應(yīng)用。者的工作僅限于利用軟件的方式來完成對系統(tǒng)硬件功能的描述,在EDA工具的幫助下并應(yīng)用相應(yīng)的FPGA/CPLD器件,就可以得到最后的結(jié)果。盡管目標(biāo)系統(tǒng)是硬件,但整個設(shè)計和修改過程如同完成軟件設(shè)計一樣方便和高效,從而使產(chǎn)品的開發(fā)周期大為縮短、性能價格比大幅提高。不言而喻,EDA技術(shù)將迅速成為電子設(shè)計領(lǐng)域中的極其重要的組成部分。
1 系統(tǒng)硬件設(shè)計框圖
本系統(tǒng)設(shè)計采用Altera MAXⅡ系列性價比較高的EPM240T100C5邏輯器件作為信號處理及系統(tǒng)控制核心,完成包括分頻、計數(shù)、顯示等一系列工作,結(jié)合所需的外圍模塊,組成一個最小系統(tǒng),完成按鍵控制、LED顯示、音頻提示??傮w設(shè)計如圖1所示。

本文引用地址:http://butianyuan.cn/article/161451.htm

利用CPLD/FPGA的特點,使電路大為簡化,利用軟件Quartus II和硬件描述語言VHDL對數(shù)字系統(tǒng)進行編程、調(diào)試和仿真,使得設(shè)計、調(diào)試方便便捷,充分地發(fā)揮了CPLD/FPGA的優(yōu)勢及特點。
2 的整體設(shè)計方案
 根據(jù)該的功能設(shè)計要求,軟件設(shè)計可由:分頻器、狀態(tài)、 數(shù)據(jù)裝載器大、計時器、顯示器、微波加熱信號鎖存器6個模塊組成。各模塊之間的關(guān)系如圖2所示。

2.1 分頻器fredivn的設(shè)計
 在接口電路中,時鐘信號的作用至關(guān)重要,一般CPLD的外部時鐘信號可達到幾十MHz,但是由于一些接口電路的特性所致,這樣高頻率的時鐘不適合電路工作,所以應(yīng)該引入時鐘分頻電路產(chǎn)生適合接口的工作頻率。分頻模塊的設(shè)計用于產(chǎn)生合適的掃描時鐘、計數(shù)時鐘和閃爍時鐘,其外部接口如圖3所示。時鐘發(fā)生器的輸入是全局時鐘clk,是從50 MHz的石英晶振得到的信號。輸出信號是掃描時鐘clk 1 kHz、clk 5 Hz和clk 1 Hz。
部分關(guān)鍵程序如下:
------1 kHz分頻---------------
process(clk)
variable count0:integer range 0 to 24999;
begin
if clk'event and clk='1' then
if count0=24999 then
clk0=not clk0;
count0:=0;
else count0:=count0+1;
end if;
end if;
clk1kHz=clk0;
end process;
------5 Hz分頻---------------
process(clk0)
variable count1:integer range 0 to 99;
begin
if clk0'event and clk0='1' then
if count1=99 then clk1=not clk1;count1:=0;
else count1:=count1+1;
end if;
end if;
clk5 Hz=clk1;
end process;
-----1 Hz分頻-----------------
process(clk0)
variable count2:integer range 0 to 499;
begin
if clk0′event and clk0=′1′ then
if count2=499 then clk2=not clk2;count2:=0;
else count2:=count2+1;
end if;
end if;
clk1Hz=clk2;
end process;
end;

2.2 狀態(tài)state的設(shè)計
 通常狀態(tài)機是控制單元的主體,它接收外部信號及數(shù)據(jù)單元產(chǎn)生的狀態(tài)信息,產(chǎn)生控制信號。狀態(tài)控制器state的功能是控制微波爐工作過程中的狀態(tài)轉(zhuǎn)換,并發(fā)出有關(guān)控制信息,因此可用一個狀態(tài)機實現(xiàn)。通過對微波爐工作過程中的轉(zhuǎn)換條件及輸出信號進行分析,可得到其狀態(tài)轉(zhuǎn)換圖如圖4所示。

該狀態(tài)機有8個狀態(tài)。當(dāng)狀態(tài)機的reset信號為0時,狀態(tài)機復(fù)位到idle狀態(tài),當(dāng)reset信號為1時,狀態(tài)機處于工作狀態(tài)或待機狀態(tài)。狀態(tài)機的轉(zhuǎn)換關(guān)系是:當(dāng)前狀態(tài)是idle狀態(tài),在時鐘上升沿到來時,如果輸入信號test=0或stall_1=0或stall_2=0或stall_3=0,則轉(zhuǎn)入下一狀態(tài)tap1或tap2或tap3或tap4, 否則仍停留在idle狀態(tài),實現(xiàn)了微波爐上電復(fù)位時處于待機狀態(tài)。當(dāng)test=0時,狀態(tài)機轉(zhuǎn)入測試狀態(tài)tap1。當(dāng)stall_1=0或stall_2=0或stall_3=0時,狀態(tài)機轉(zhuǎn)入檔位狀態(tài)tap2或tap3或tap4其中一個狀態(tài)后,而這三個狀態(tài)之間也可以相互轉(zhuǎn)換。在每一個檔位狀態(tài)內(nèi),同時也嵌入了計數(shù)狀態(tài)tap5,只要設(shè)置好輸入時間,如果start=0則可以進入計時狀態(tài),否則仍停留在其中狀態(tài)之一內(nèi)。當(dāng)處于計時狀態(tài)時,如果stop=0,則轉(zhuǎn)入停止?fàn)顟B(tài)tap6,使微波爐處于停止工作狀態(tài),而停止?fàn)顟B(tài)tap6與計時狀態(tài)tap5之間也是可以相互轉(zhuǎn)換的,當(dāng)start=0,則轉(zhuǎn)回計時工作狀態(tài),否則仍停留在停止?fàn)顟B(tài)tap6。當(dāng)計時完畢,則由計數(shù)器輸出done=1信號,從計時工作狀態(tài)tap5轉(zhuǎn)換到結(jié)束狀態(tài)tap7。不管處于哪個狀態(tài),只要reset為0,則狀態(tài)機會立刻轉(zhuǎn)換為初始狀態(tài)idle。
 狀態(tài)機state的外部接口如圖5所示。

2.3 數(shù)據(jù)裝載器data的設(shè)計
 數(shù)據(jù)裝載模塊的控制信號基本是從狀態(tài)機輸出的信號中得到的。其功能主要是實現(xiàn)時間數(shù)據(jù)的輸入、微波爐控制器當(dāng)前狀態(tài)數(shù)據(jù)的輸出。當(dāng)處于復(fù)位狀態(tài)時數(shù)據(jù)“0000 0”將會送到寄存器內(nèi),寄存器再把數(shù)據(jù)送到數(shù)據(jù)輸出端口;在測試狀態(tài)時數(shù)據(jù)“8888 8”會被送到寄存器內(nèi),寄存器再把數(shù)據(jù)送到數(shù)據(jù)輸出端口;在結(jié)束狀態(tài)時數(shù)據(jù)為“donE 0”會被送到寄存器內(nèi),寄存器再把數(shù)據(jù)送到數(shù)據(jù)輸出端口。在啟動檔位時,檔位數(shù)據(jù)也會被輸入到寄存器中,這時就可以輸入時間數(shù)據(jù),時間數(shù)據(jù)的輸入有4位——分高位min_h、分低位min_l、秒高位sec_h、秒低位sec_l,每一個時間數(shù)據(jù)的輸入也會送到寄存器內(nèi),再送到數(shù)據(jù)的輸出端口。其中bn和sn是閃爍使能信號的輸出。數(shù)據(jù)裝載器的輸入與輸出端口如圖6所示。

西門子plc相關(guān)文章:西門子plc視頻教程


分頻器相關(guān)文章:分頻器原理

上一頁 1 2 下一頁

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉