基于NiosⅡ的學(xué)習(xí)型遙控器設(shè)計(jì)
加入技術(shù)交流群
2 硬件電路設(shè)計(jì)
2. 1 主控制電路設(shè)計(jì)
主控制電路主要以Altera FPGA系列Cyclone EPlCl2Q240C8器件為載體，通過(guò)SoPC技術(shù)構(gòu)建嵌入式軟核NiosⅡ處理器平臺(tái)，運(yùn)用Verilog HDL硬件描述語(yǔ)言設(shè)計(jì)等精度測(cè)量載波頻率IP核、紅外信號(hào)解調(diào)IP核、紅外編碼脈寬測(cè)量IP核和紅外發(fā)送調(diào)制邏輯電路，以實(shí)現(xiàn)載波的精確測(cè)量，紅外信號(hào)解調(diào)、脈寬測(cè)量和調(diào)制功能。復(fù)位電路采用了專用看門(mén)狗芯片CATl025，以避免電路的死循環(huán)，同時(shí)也可以通過(guò)手動(dòng)按下復(fù)位鍵，使系統(tǒng)重新啟動(dòng)。時(shí)鐘是采用外部時(shí)鐘方式，其頻率為50 MHz。主控制電路圖如圖2所示。
2．2 外圍硬件電路設(shè)計(jì)
2．2．1 按鍵與指示電路
為了簡(jiǎn)化軟件程序，結(jié)合FPGA多I／O口的優(yōu)勢(shì)，本設(shè)計(jì)采用獨(dú)立按鍵方式，當(dāng)按鍵按下時(shí)，FPGA對(duì)應(yīng)的I／O口會(huì)檢測(cè)到低電平；按鍵彈起時(shí)，F(xiàn)PGA 對(duì)應(yīng)的I／O口會(huì)檢測(cè)到高電平。對(duì)于指示電路，采用不同顏色的發(fā)光二極管來(lái)指示不同的狀態(tài)或控制不同的家用電器，當(dāng)其中的一個(gè)指示燈閃爍時(shí)，表示正在學(xué)習(xí)對(duì)應(yīng)的家電遙控器或者是發(fā)送對(duì)應(yīng)的家電遙控信號(hào)。
2．2．2 紅外接收和發(fā)送電路
紅外接收電路由紅外二極管、三極管9014及電阻組成。當(dāng)未檢測(cè)到紅外信號(hào)時(shí)，紅外接收二極管電阻很大(近似于斷路)，三極管9014處手截止?fàn)顟B(tài)，此時(shí) IR_RECEIVE端檢測(cè)到高電平；當(dāng)檢測(cè)到紅外信號(hào)時(shí)，紅外接收二極管電阻較小，這時(shí)三極管9014發(fā)射極正偏，集電極反偏，三極管處于放大狀態(tài)。紅外信號(hào)通過(guò)共發(fā)射極電路放大后輸入到FPGA的I／O口18腳，交給Nios軟核進(jìn)行處理。發(fā)送時(shí)，經(jīng)過(guò)紅外發(fā)送調(diào)制邏輯電路調(diào)制后的紅外信號(hào)從FPGA I／O口16腳輸出，紅外信號(hào)通過(guò)三極管9014再次倒相放大后從集電極輸出，驅(qū)動(dòng)紅外發(fā)射管輻射出紅外調(diào)制信號(hào)，從而實(shí)現(xiàn)紅外遙控信號(hào)的再生。紅外發(fā)送和接收電路如圖3所示。
2．2．3 存儲(chǔ)電路
存儲(chǔ)電路主要由AM29LV320DT(4 MB 16位并行總線)FLASH芯片和K4S641632H(64 MB 16位并行總線)SDRAM芯片組成。其中的SDRAM芯片起緩沖數(shù)據(jù)的作用，保存處理器及外部交換的數(shù)據(jù)信息，掉電或復(fù)位后數(shù)據(jù)丟失。FLASH閃速存儲(chǔ)器，用于SoPC系統(tǒng)的程序存放和需要掉電保存的數(shù)據(jù)存放，但是，F(xiàn)LASH的讀操作比SDRAM慢，寫(xiě)速度更加緩慢(相對(duì)于SDRAM而言)。 NiosⅡ系統(tǒng)啟動(dòng)后，在NiosⅡ的Boot程序把存放在FLA-SH中的程序復(fù)制到SDRAM后，再運(yùn)行。
評(píng)論