基于PCI Express總線的高速數(shù)據(jù)傳輸卡設計與實現(xiàn)

作者：時間：2010-12-02 來源：網(wǎng)絡

加入技術交流群
- 掃碼加入
  和技術大咖面對面交流
  海量資料庫查詢

本文引用地址：http://www.butianyuan.cn/article/162618.htm

　　在上面的配置原理圖中有兩個下載口：一個是JTAG下載口，一個是AS下載口。其中JTAG下載口是用來下載.sof文件的，下載.sof文件后可以使用quartus II 6.0的邏輯分析儀進行在線調(diào)試；另一個下載口是下載.pof文件的,其作用是把程序燒寫進EPCS4配置芯片，在FPGA每次加電開始工作之后，把程序?qū)б紽PGA的內(nèi)部RAM中，使器件實現(xiàn)設計者要求的邏輯功能。

　　FPGA作為本地總線的邏輯控制器,負責協(xié)調(diào)好與FIFO和PEX8311之間的時序關系。系統(tǒng)接收數(shù)據(jù)時, 首先由驅(qū)動程序向PEX8311發(fā)送復位信號,通過LRESET復位本地端的FPGA和FIFO,清空FIFO內(nèi)部數(shù)據(jù),并將HF和FF標志置為無效,然后等待數(shù)據(jù)的輸入。數(shù)據(jù)和時鐘進入FPGA后, 首先將外界傳入到FPGA中的16位并行數(shù)據(jù)在兩個CLK周期下合并為32位并行數(shù)據(jù), 并在每一個寫時鐘WCLK的上升沿寫入FIFO2。當 FIFO2中的數(shù)據(jù)達到半滿狀態(tài)時, HF標志位有效,通過FPGA向PEX8311發(fā)出DMA中斷請求。PC機響應中斷后, 設置 DMA傳輸模式, 傳輸字節(jié)數(shù)及地址信號等。PEX8311通過LHOLD申請控制本地總線, 待收到FPGA發(fā)出的 LHOLDA響應信號后獲得本地總線的控制權, 并立即啟動4字節(jié)突發(fā)模式的Block DMA周期。FPGA在收到有效的LW/R讀信號和ADS地址選通信號后, 發(fā)出Ready本地準備好應答信號, 同時使能FIFO2的讀允許 REN和輸出允許OE。在傳輸最后一個數(shù)據(jù)時, PEX8311發(fā)出BLAST信號, FPGA置FIFO讀使能和輸出使能無效, 并取消Ready從而結(jié)束DMA周期。系統(tǒng)發(fā)送數(shù)據(jù)時，F(xiàn)PGA將計算機寫入FIFO1中的32位數(shù)據(jù)拆分成兩個16位數(shù)據(jù)送入并串轉(zhuǎn)換芯片再經(jīng)過驅(qū)動芯片發(fā)送到測試臺。

　　3 軟件設計

　　本系統(tǒng)軟件設計包括驅(qū)動程序和應用程序兩部分。為了降低開發(fā)難度、縮短時間，又不使所開發(fā)的驅(qū)動程序效率太低，本文選用DriverStudio來開發(fā)PCI-E的功能驅(qū)動程序。應用層軟件采用VC++6.0編寫，按用戶要求運行于Windows2000/WindowsXP平臺。通過和人機交互界面接收用戶的設置，然后把這些設置傳遞至驅(qū)動程序中，由驅(qū)動程序?qū)τ布M行初始化和配置，最后應用程序從驅(qū)動程序中讀寫數(shù)據(jù)。本應用程序采用了多線程的方式與驅(qū)動程序進行交互通信。

　　4 性能測試

　　信號源的數(shù)據(jù)格式可以根據(jù)需要設置，軟件默認設置為遞增數(shù)據(jù)。圖5為自檢信號源數(shù)據(jù)，該數(shù)據(jù)為00-FF遞增數(shù)據(jù)。將信號源數(shù)據(jù)下載到地面控制臺RAM中。