關(guān) 閉

新聞中心

EEPW首頁(yè) > 工控自動(dòng)化 > 設(shè)計(jì)應(yīng)用 > 基于CPCI的嵌入式單板計(jì)算機(jī)電源的設(shè)計(jì)方案

基于CPCI的嵌入式單板計(jì)算機(jī)電源的設(shè)計(jì)方案

作者: 時(shí)間:2010-11-24 來(lái)源:網(wǎng)絡(luò) 收藏

該系統(tǒng)采用DDR2作為內(nèi)存,使用4片Micron公司的MT47H64M16,容量為512 MB。每片DDR2器件的內(nèi)核、接口和DLL的電壓都是1.8 V,最大電流為440 mA。另外需特別注意DDR2的VREF以及地址和控制信號(hào)的端口接電壓VTT,其電壓值都是0.9 V。其中,VREF對(duì)容差的要求非常嚴(yán)格(小于2%),不過(guò)其對(duì)電流的要求較小。而對(duì)VTT不僅有嚴(yán)格的容差要求,而且還要求其能在瞬間輸出或吸收很大的電流。同時(shí),VREF岍要隨著VDD的變化而變化,VTT也要跟蹤VREF的變化。通常的LDO難以完成這樣的工作,必須采用專用的DDR端接器件。

該系統(tǒng)使用Spartan3型FPGA器件XC3S200實(shí)現(xiàn)1553收發(fā)器以及一些接口電路的。該器件使用3個(gè)電壓內(nèi)核電壓VCCINT(1.2 V),輔助電壓VCCAUX(2.5 V)以及接口電壓VCCO(3.3 V)。FPGA內(nèi)部有上電復(fù)位電路,只有當(dāng)這3個(gè)信號(hào)都達(dá)到各自門限電壓,才釋放該復(fù)位信號(hào)。因此,對(duì)這3個(gè)電源信號(hào)的上電順序沒(méi)有要求。不過(guò),如果 VCCINT先于VCCAUX上電,則會(huì)在上電時(shí)額外增加幾百毫安的瞬時(shí)電流。估計(jì)FPGA器件功耗可采用電子數(shù)據(jù)表的工具XPower  Estimator(XPE)或在ISE下直接調(diào)用XPower。系統(tǒng)利用XPower軟件估計(jì)出該功耗需求:VCCINT為50 mA,VCCAUX為10 mA。系統(tǒng)使用兩片88E1111作為千兆以太網(wǎng)的PHY器件,該器件以2.5 V為砌電壓(410 mA),1.0 V為內(nèi)核電壓(250 mA)。除上述集成電路外,系統(tǒng)還有諸如串行接口、USB接口、時(shí)鐘等電路,但功耗都較低。從分析可知:1.5 V和1.8 V需要使用大功率的電源器件,DDR2的電源需要專用的電源器件,其他電壓的功率要求較小。

2.2 電源器件選型

電源器件主要分為線性穩(wěn)壓器和DC/DC轉(zhuǎn)換器兩大類型。LDO屬于線性穩(wěn)壓器主要應(yīng)用于輸人和輸出壓差較小的場(chǎng)合,其特點(diǎn)是:成本低、噪音低、靜態(tài)電流小、需外接元件少,但其轉(zhuǎn)換效率不是很高,且輸出電流一般不是很大。DC/DC轉(zhuǎn)換器的轉(zhuǎn)換效率高、輸出大電流、靜態(tài)電流小。但由于采用PWM控制,其開(kāi)關(guān)噪音較大,成本也相對(duì)較高。且外接電路較復(fù)雜,一般都需外接開(kāi)關(guān)管、電感及電容。許多新型 DC/DC將開(kāi)關(guān)管集成到器件內(nèi)部.因此只需外接電感和濾波電容。

根據(jù)電源器件的特點(diǎn),以及對(duì)系統(tǒng)電源需求的分析,這兩種類型的電源器件在該系統(tǒng)都得到使用。但為簡(jiǎn)化、便于批量生產(chǎn)和物料管理,該系統(tǒng)只使用3個(gè)不同型號(hào)的電源器件,分別是:LT3501、LDO器件TPS51100和TPS74801。其中,功耗需求較大的1.5 V和1.8 V電源電路采用LT3501實(shí)現(xiàn);DDR2的端接電源和參考電源由器件TPS51100提供;系統(tǒng)的其他電源由TPS74801提供。

3、系統(tǒng)硬件電路設(shè)計(jì)

由于LDO電路簡(jiǎn)單及篇幅原因,這里重點(diǎn)討論LT3501的電路設(shè)計(jì),圖2為L(zhǎng)T3501的電路原理圖。

linux操作系統(tǒng)文章專題:linux操作系統(tǒng)詳解(linux不再難懂)


評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉