VHDL設(shè)計(jì)的微型打印機(jī)控制器技術(shù)

　　有2種握手方式可供選用，一種是標(biāo)志控制方式，另一種是XON／XOFF協(xié)議方式。串行數(shù)據(jù)傳輸采用異步通訊格式，串行通訊的數(shù)據(jù)格式和波特率可由用戶自行設(shè)定。

　　3．2 并口連接

　　TP UP-SF系列打印機(jī)的P型機(jī)采用與Centmnics標(biāo)準(zhǔn)兼容的D一25并行接口，接口插座則與IBM PC的打印接口相配合。并行接口引腳排列如圖2所示，表2為并行接口引腳信號(hào)說(shuō)明。

　　圖3為并行接口的時(shí)序，F(xiàn)PGA按照這些信號(hào)工作時(shí)序進(jìn)行正確控制。當(dāng)輸入信號(hào)進(jìn)入打印機(jī)時(shí)，即可驅(qū)動(dòng)打印機(jī)完成打印工作。

　　4 系統(tǒng)設(shè)計(jì)

　　按照從上至下的可編程系統(tǒng)設(shè)計(jì)思想，利用Ahera公司的CYCL0N系列FPGA器件，通過(guò)QUARTUS II開(kāi)發(fā)工具，完成了FPGA所需的硬件系統(tǒng)的設(shè)計(jì)和軟件開(kāi)發(fā)。采用模塊式設(shè)計(jì)，從存儲(chǔ)器讀取數(shù)據(jù)，再送入至微型打印機(jī)打印。

　　4．1 硬件電路設(shè)計(jì)

　　硬件電路以FPGA為中心，實(shí)現(xiàn)存儲(chǔ)器的接口電路設(shè)計(jì)，以及對(duì)打印機(jī)的并口接口電路設(shè)計(jì)。該系統(tǒng)設(shè)計(jì)采用Flash存儲(chǔ)器，它是一種可擦除、非易失性存儲(chǔ)器，可實(shí)現(xiàn)數(shù)據(jù)的存儲(chǔ)功能，便于數(shù)據(jù)傳輸。圖4為Flash存儲(chǔ)器的部分電路連接圖。