基于網(wǎng)口傳輸?shù)腖ED同步屏控制系統(tǒng)及其FPGA實(shí)現(xiàn)
加入技術(shù)交流群
2．2．1 FRC核心控制FPGA設(shè)計(jì)
現(xiàn)場(chǎng)掃描板的核心控制部分也為l片FPGA，FPGA通過實(shí)時(shí)接收網(wǎng)口數(shù)據(jù)并利用SDRAM緩存后，經(jīng)過轉(zhuǎn)換，由輸出模塊實(shí)現(xiàn)灰度顯示，產(chǎn)生顯示屏的控制信號(hào)。各功能模塊說明如下：
1)網(wǎng)口解碼器和數(shù)據(jù)對(duì)齊、重整 現(xiàn)場(chǎng)掃描板的RTL8208B接收到網(wǎng)口送來的數(shù)據(jù)信號(hào)后送到FPGA的網(wǎng)口解碼器模塊。該模塊由狀態(tài)機(jī)實(shí)現(xiàn)：當(dāng)依次檢測(cè)到DV信號(hào)、H信號(hào)、SSD信號(hào)后，解碼器開始定位并提取幀頭信號(hào)，根據(jù)幀頭碼中的數(shù)據(jù)類型判斷是控制幀還是數(shù)據(jù)幀，并分別進(jìn)行提取。
2)SDRAM控制和仲裁器 同采集發(fā)送板類似，現(xiàn)場(chǎng)控制板的FPGA也需要需要實(shí)時(shí)處理每一幀顯示數(shù)據(jù)，通過大容量的外部存儲(chǔ)器SDRAM作為緩存器，同步處理輸入幀接收和輸出幀提取。SDRAM控制仲裁器模塊實(shí)現(xiàn)無縫分時(shí)控制。
3)灰度實(shí)現(xiàn)和掃描轉(zhuǎn)換 本模塊按照1．1節(jié)的描述，提取SDRAM中的各灰度數(shù)據(jù)，轉(zhuǎn)換成顯示屏的控制信號(hào)數(shù)據(jù)。根據(jù)采集發(fā)送板送來的控制幀中的掃描參數(shù)，調(diào)整掃描輸出的數(shù)據(jù)順序和控制信號(hào)格式，以方便實(shí)現(xiàn)對(duì)不同類型的LED顯示屏模塊組的靈活控制。LED灰度掃描輸出掃描仿真信號(hào)如圖4所示。本文引用地址：http://www.butianyuan.cn/article/163146.htm
圖4為輸出原始信號(hào)圖，輸出信號(hào)再經(jīng)過增加消影(行切換前關(guān)斷屏體，防止出現(xiàn)串行的暗影信號(hào)叫消影)、行調(diào)整、多顯示區(qū)穿插(控制更大面積)等處理后，經(jīng)鎖存驅(qū)動(dòng)后送到與顯示屏接口匹配的接口板，控制整個(gè)LED顯示屏屏體的顯示。
2．2．2 輸出驅(qū)動(dòng)
輸出驅(qū)動(dòng)將FPGA輸出的掃描信號(hào)鎖存驅(qū)動(dòng)后送到輸出接口，外部再通過轉(zhuǎn)接板驅(qū)動(dòng)后送至LED顯示屏。
3 結(jié)論
大規(guī)模邏輯具有處理速度快、容量大等特點(diǎn)，隨著技術(shù)的不斷更新，向著更高容量、更低單位成本的方向快速發(fā)展。在通信等實(shí)時(shí)系統(tǒng)等領(lǐng)域，系統(tǒng)設(shè)計(jì)中充分利用FPGA的特點(diǎn)，使用FPGA作為核心控制模塊，集成網(wǎng)絡(luò)控制、大容量存儲(chǔ)芯片控制、通信接口、外圍器件接口、信號(hào)采集接口等多個(gè)控制功能，能夠簡(jiǎn)化系統(tǒng)架構(gòu)、降低整個(gè)控制系統(tǒng)以及外圍成本；而精簡(jiǎn)的系統(tǒng)架構(gòu)，避免多個(gè)控制器件匹配而造成的系統(tǒng)失效率高、易相互干擾等缺陷。
系統(tǒng)設(shè)計(jì)中，充分考慮了技術(shù)的成熟性和整個(gè)系統(tǒng)工程的造價(jià)，本設(shè)計(jì)利用成熟的百兆網(wǎng)口芯片，靈活融入千兆網(wǎng)技術(shù)，令工程成本大為降低、而系統(tǒng)穩(wěn)定性大幅提高。本控制系統(tǒng)在實(shí)際測(cè)試和應(yīng)用中，無論是戶內(nèi)還是戶外顯示屏，顯示穩(wěn)定性和刷新頻率等參數(shù)均非常優(yōu)秀，而且通過技術(shù)手段，大大增加了單系統(tǒng)控制的面積，降低了成本。通過與之配套開發(fā)的軟件同時(shí)使用，具有非常強(qiáng)的市場(chǎng)競(jìng)爭(zhēng)力。
評(píng)論