一種基于CPLD的交通燈控制系統(tǒng)設(shè)計(jì)
加入技術(shù)交流群
3．4 仿真結(jié)果
對(duì)控制器模塊的VHDL程序利用ispLEVER輸入如下的一測(cè)試向量：
本文引用地址：http://butianyuan.cn/article/163467.htm
在isp[EVER平臺(tái)上進(jìn)行仿真，在波形觀察器的窗口觀察仿真結(jié)果。對(duì)應(yīng)上面仿真向量的仿真波形如圖6所示，改變仿真向量可以做出其他仿真波形，結(jié)果都顯示基于VHDL語言的交通燈控制器的硬件實(shí)現(xiàn)方法是可行的。
3．5 軟件到硬件的過度
Lattice器件的在系統(tǒng)編程是借助ispVM system軟件來實(shí)現(xiàn)的。ispVM SystemTM是一個(gè)綜合的將設(shè)計(jì)下載到器件的軟件包。運(yùn)用這一完整的器件編程工具快速簡(jiǎn)便地通過i spSTREAMTM將編寫好的程序燒寫到可編程邏輯器件CPLD上，實(shí)現(xiàn)軟件到硬件的過渡。
4 結(jié)束語
本設(shè)計(jì)由于采用自頂向下法設(shè)計(jì)交通燈控制器，合理地處理燈時(shí)分配，分頻，控制顯示與編碼的相互關(guān)系，采用VHDL語言層次化和模塊化的設(shè)計(jì)方法，減少了設(shè)計(jì)芯片的數(shù)量、減少系統(tǒng)開發(fā)周期，降低了功耗，可以通過改變程序或著外部輸入來控制交通燈，經(jīng)過調(diào)試，運(yùn)行正常。此設(shè)計(jì)是基于硬件描述語言VHDL，借助CPLD器件完成的數(shù)字系統(tǒng)的設(shè)計(jì)，顯示了可編程器件廣闊前景，加之工藝的改進(jìn)，可編程邏輯器件的集成度和速度將進(jìn)一步提高，性能將進(jìn)一步完善。
評(píng)論