關(guān) 閉

新聞中心

EEPW首頁 > 工控自動化 > 設(shè)計(jì)應(yīng)用 > 分布式測溫中傳感器時(shí)序與溫度讀取研究

分布式測溫中傳感器時(shí)序與溫度讀取研究

作者: 時(shí)間:2009-02-24 來源:網(wǎng)絡(luò) 收藏

系統(tǒng)中應(yīng)用了大量的新型DS18B20,DS18B20是單總線數(shù)字其硬件接線簡單,但非常復(fù)雜。要實(shí)現(xiàn)的正確,既要有對DS18B20的ROM操作命令,又有一些功能命令。這些命令的執(zhí)行,既有一定順序,又有特定含義。都需要基于數(shù)字初始化、寫和讀時(shí)序,按照嚴(yán)格的時(shí)序配合才能完成溫度正確采集與。因此要想正確使用單總線數(shù)字溫度傳感器,必須分析其時(shí)序關(guān)系,并且基于時(shí)序編制正確程序。單總線數(shù)字溫度傳感器時(shí)序分析與應(yīng)用具有及其重要意義。

本文引用地址:http://butianyuan.cn/article/163949.htm

2.?dāng)?shù)字溫度傳感器時(shí)序
DS18B20與單片機(jī)只通過一條數(shù)據(jù)線連接,所以其數(shù)據(jù)的傳輸方式為串行方式。為了正確溫度值,必須嚴(yán)格按照時(shí)序配合關(guān)系,進(jìn)行程序編制。DS18B20有嚴(yán)格的通信協(xié)議來保證數(shù)據(jù)傳輸?shù)恼_性和完整性。通信協(xié)議規(guī)定了總線上的多種信號的時(shí)序。如:復(fù)位脈沖、響應(yīng)脈沖、寫0、寫1、讀0和讀1等信號的時(shí)序。DS18B20是在嚴(yán)格的時(shí)序控制下進(jìn)行正常操作的。換句話講,就是用較為復(fù)雜的軟件來換取簡單的硬件接口。因此要正確使用DS18B20,就必須了解其初始化時(shí)序、寫時(shí)序和讀時(shí)序。

2.1 數(shù)字溫度傳感器初始化時(shí)序
初始化時(shí)序有時(shí)也稱復(fù)位時(shí)序,它是數(shù)據(jù)線上所有傳輸過程的開始。整個初始化過程由主設(shè)備發(fā)出的復(fù)位脈沖和DS18B20的響應(yīng)脈沖組成。在主設(shè)備初始化的過程中,主設(shè)備通過拉低數(shù)據(jù)線至少480μS ,DS18B20即認(rèn)為是接收到一個初始化脈沖,接著主設(shè)備釋放數(shù)據(jù)線,在數(shù)據(jù)線上上拉電阻的作用下,數(shù)據(jù)線電平被拉高,并且主設(shè)備進(jìn)入接收模式。在DS18B20檢測到上升沿后,延時(shí)15~60μS ,接著通過拉低總線60~240μS以產(chǎn)生應(yīng)答脈沖。初始化時(shí)序如圖2所示。圖1是圖2、圖3和圖4的線型示意圖。



圖1 線型示意圖

圖2 初始化時(shí)序

系統(tǒng)中CPU采用AT89S52,溫度讀取的初始化程序如下所示:
DAT BIT P1.0
INI10: SETB DAT
MOV R2, #185
INI11: CLR DAT
DJNZ R2, INI11 ; 復(fù)位脈沖時(shí)間600us
SETB DAT ; 釋放數(shù)據(jù)線
MOV R2, #28
INI12: DJNZ R2, INI12 ; 等待60us
CLR C
ORL C, DAT ; 有無應(yīng)答低電平
JC INI10 ; 若無應(yīng)答,初始化失敗
MOV R6, #40
INI13: ORL C, DAT
JC INI14 ; 數(shù)據(jù)線變高。初始化成功
DJNZ R6, INI13 ; 低電平最多240us
SJMP INI10 ; 低電平持續(xù)大于240us,失敗
INI14: MOV R2, #222
INI15: DJNZ R2, INI15 ; 應(yīng)答信號至少要持續(xù)480us
RET

2.2 數(shù)字溫度傳感器寫時(shí)序
寫時(shí)序包括寫“0”時(shí)序和寫“1”時(shí)序。寫“1”時(shí)序用于主設(shè)備向DS18B20寫入1,寫“0”時(shí)序用于主設(shè)備向DS18B20寫入0。無論是哪種寫時(shí)序都至少需要60μS ,且在兩次獨(dú)立的寫時(shí)序之間至少需要1μS的恢復(fù)時(shí)間。兩種寫時(shí)序均起始于主設(shè)備拉低數(shù)據(jù)線電平。對于寫“1”時(shí)序,主設(shè)備在拉低數(shù)據(jù)線之后,緊接著必須在15μS之內(nèi)釋放數(shù)據(jù)線,由上拉電阻將數(shù)據(jù)線拉至高電平;而對于寫“0”時(shí)序,在主設(shè)備拉低數(shù)據(jù)線后,只需在整個時(shí)序內(nèi)保持低電平即可至少60μS。在寫時(shí)序開始后的15~60μS期間內(nèi),DS18B20讀取數(shù)據(jù)線電平狀態(tài)。如果此期間數(shù)據(jù)線為高電平 ,則對器件寫入邏輯1,否則寫入邏輯0。寫時(shí)序如圖3所示。


上一頁 1 2 3 下一頁

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉