新聞中心

EEPW首頁 > 消費電子 > 設(shè)計應(yīng)用 > 主存儲器部件的組成與設(shè)計

主存儲器部件的組成與設(shè)計

作者: 時間:2012-08-10 來源:網(wǎng)絡(luò) 收藏

RAM由74LS6116隨機RAM(每片2048個存儲單元,每單元為8位二進制位)兩片完成字長的擴展。地址分配在:2048~4095

靜態(tài)字、位擴展

的讀寫過程

靜態(tài)存儲器地址分配:

為訪問 2048 個存儲單元,要用 11 位地址,把地址總線的低 11 位地址送到每個存儲器芯片的地址引腳;對地址總線的高位進行譯碼,譯碼信號送到各存儲器芯片的/CS 引腳,

◎在按字尋址的存儲器系統(tǒng)中實現(xiàn)按字節(jié)讀寫

4、主存儲器實現(xiàn)與應(yīng)用中的幾項技術(shù)

(1)動態(tài)存儲器的快速讀寫技術(shù)

◎快速頁式工作技術(shù)(動態(tài)存儲器的快速讀寫技術(shù))

讀寫動態(tài)存儲器同一行的數(shù)據(jù)時,其行地址第一次讀寫時鎖定后保持不變,以后讀寫該行多列中的數(shù)據(jù)時,僅鎖存列地址即可,省去了鎖存行地址的時間,加快了主存儲器的讀寫速度。

◎EDO(Extended Data Out)技術(shù)

在快速頁式工作技術(shù)上,增加了數(shù)據(jù)輸出部分的數(shù)據(jù)鎖存線路,延長輸出數(shù)據(jù)的有效保持時間,從而地址信號改變了,仍然能取得正確的讀出數(shù)據(jù),可以進一步縮短地址送入時間,更加快了主存儲器的讀寫速度。

(2)主存儲器的并行讀寫技術(shù)

是指在主存儲器的一個工作周期(或較長)可以讀出多個主存字所采用的技術(shù)。

方案1:一體多字結(jié)構(gòu),即增加每個主存單元所包括的數(shù)據(jù)位,使其同時存儲幾個主存字,則每一次讀操作就同時讀出了幾個主存字。

方案2:多體交叉編址技術(shù),把主存儲器分成幾個能獨立讀寫的、字長為一個主存字的主體,分別對每一個存儲體進行讀寫;還可以使幾個存儲體協(xié)同運行,從而提供出比單個存儲體更高的讀寫速度。

有兩種方式進行讀寫:

◎在同一個讀寫周期同時啟動所有主存體讀或?qū)憽?p>◎讓主存體順序地進行讀或?qū)?,即依次讀出來的每一個存儲字,可以通過數(shù)據(jù)總線依次傳送走,而不必設(shè)置專門的數(shù)據(jù)緩沖寄存器;其次,就是采用交叉編址的方式,把連續(xù)地址的幾個存儲字依次分配在不同的存儲體中,因為根據(jù)程序運行的局部性特性,短時間內(nèi)讀寫地址相鄰的主存字的概率更大。

(3)存儲器對成組數(shù)據(jù)傳送的支持

所謂成組數(shù)據(jù)傳送就是地址總線傳送一次地址后,能連續(xù)在數(shù)據(jù)總線上傳送多個數(shù)據(jù)。而原先是每傳送一次數(shù)據(jù)要使用兩個時鐘周期:先送一次地址,后跟一次數(shù)據(jù)傳送,即要傳送N個數(shù)據(jù),就要用2N個總線時鐘周期,成組數(shù)據(jù)傳送方式只用N+1個總線時鐘周期。

實現(xiàn)成組數(shù)據(jù)傳送方式,不僅CPU要支持這種運行方式,主存也能提供足夠高的數(shù)據(jù)讀寫速度,這往往通過主存的多體結(jié)構(gòu)、動態(tài)存儲器的EDO支持等措施來實現(xiàn)。

存儲器相關(guān)文章:存儲器原理



上一頁 1 2 下一頁

關(guān)鍵詞: 設(shè)計 組成 部件 存儲器

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉