基于大規(guī)模RF集成減少手機(jī)線路板面積和功耗的解決方案

另外還有一種方法，手機(jī)電子系統(tǒng)集成也可用先進(jìn)BiCMOS(SiGe)晶圓工藝得到。然而由于處理SiGe HBT器件需要額外的光刻工序，因此最后的芯片將需要一個(gè)額外的費(fèi)用，同時(shí)因?yàn)镾iGe BiCMOS技術(shù)不能利用最先進(jìn)的光刻工藝，所以通常BiCMOS工藝落后于先進(jìn)的數(shù)字CMOS工藝。這些都會(huì)給增加手機(jī)特性并降低成本帶來巨大的壓力，它不可能用簡(jiǎn)單的晶圓工藝策略來解決，因?yàn)檫@一技術(shù)無法在所有時(shí)間保持系統(tǒng)邏輯或數(shù)字部分都是最低可能價(jià)位，所以在BiCMOS(或SiGe)中系統(tǒng)基帶功能射頻部分進(jìn)行單片集成不是一個(gè)很好的選擇。

可以考慮的最后方案是在CMOS中進(jìn)行射頻集成，這一方法也面臨相當(dāng)大的挑戰(zhàn)。雖然已經(jīng)有幾種CMOS蜂窩射頻設(shè)計(jì)，但這些設(shè)計(jì)很大程度是建立在模擬功能上。用CMOS技術(shù)來實(shí)現(xiàn)模擬混頻器、濾波器和放大器是很困難的，而且功耗一般要大于SiGe BiCMOS方案。隨著工藝技術(shù)的發(fā)展，CMOS額定電平越來越低，這使模擬設(shè)計(jì)更為困難。在開發(fā)新工藝早期，器件建模和工藝成熟性一般都不能滿足模擬模塊設(shè)計(jì)所需的高精度參數(shù)建模要求，不過，最近開發(fā)的數(shù)字CMOS射頻架構(gòu)使單片CMOS集成變得更有吸引力。

在制造商尋求低成本RF系統(tǒng)級(jí)芯片方案時(shí)，這些方案也驅(qū)動(dòng)著半導(dǎo)體工業(yè)向前發(fā)展。盡管每種集成方案都有困難，但射頻元件集成能達(dá)到如此高的水平確實(shí)也令人感到驚訝?？朔@些困難將使無線手機(jī)設(shè)計(jì)向前跨越一大步，并為不久將來更大的集成設(shè)立了方向。

本文結(jié)論

在RF集成方面依然有許多難題?，F(xiàn)代手機(jī)的每一個(gè)射頻器件都面臨著嚴(yán)格的性能要求，靈敏度要求大約為-106dBm(1毫瓦以下106dB)或更高，而相應(yīng)的電平只有幾個(gè)微伏；另外選擇性也即有用通道對(duì)相鄰頻段的拒絕能力(通常稱為阻塞)應(yīng)為60dB數(shù)量級(jí)；此外系統(tǒng)振蕩器要求運(yùn)行在非常低的相噪聲下，以防止折疊阻塞能量進(jìn)入接收頻段。由于涉及到非常高的頻率和極苛刻的性能要求，射頻集成是非常困難的。

處理多頻率標(biāo)準(zhǔn)為整個(gè)SoC頻率帶來一個(gè)真正的挑戰(zhàn)，希望能夠減輕帶內(nèi)信號(hào)傳輸產(chǎn)生的激勵(lì)，向數(shù)字射頻集成所包括的內(nèi)容要比將多個(gè)射頻元件放在一個(gè)芯片中多得多，需要有一個(gè)硬件共享的新架構(gòu)。

對(duì)于系統(tǒng)設(shè)計(jì)人員來講，目前簡(jiǎn)單、高集成度、節(jié)省成本的半導(dǎo)體器件能夠大大降低設(shè)計(jì)復(fù)雜性，與此同時(shí)它們又能夠豐富無線器件的特性且保持系統(tǒng)尺寸、電池壽命和費(fèi)用不變。新的高集成度RF器件還可以消除一些無線設(shè)計(jì)中的爭(zhēng)論，節(jié)約工程師們寶貴的時(shí)間。