誰是音頻時鐘的“老板”，誰是主，誰又是從呢？

傳統(tǒng) I2S—為何要包括系統(tǒng)時鐘？
過去，我們在討論音頻話題時，偶爾會提及 I2S。我在以前的一些文章中提到過 I2S，其他人在做音頻研究時也都會提到它。簡而言之，它是一種將立體聲數(shù)據(jù)從一端傳輸至另一端的同步方法。

大多數(shù)人認為 I2S 有三種信號：
1.數(shù)據(jù)：輸入或者輸出數(shù)據(jù)
2.位時鐘 (Bitclock，BCK)：確立數(shù)據(jù)流中兩個相鄰位之間邊界的信號
3.左/右時鐘 (LRCK)/字時鐘 (Wordclock)：一個在采樣速率下運行、占空比為 50% 的慢時鐘，它確立數(shù)據(jù)流中兩條相鄰通道（左和右）之間的邊界。

I2S 的幕后英雄是主時鐘 (MCK)，也稱作系統(tǒng)時鐘 (SCK)，它常常被數(shù)字信號處理器 (DSP) 程序員和其他處理器愛好者們忽略。主時鐘 (MCK/SCK)，通常為一個64、128、256 和 512 倍采樣速率 (FS) 的時鐘。它可以由一個輸入引腳直接提供，也可以通過一個鎖相環(huán)路 (PLL) 在某些器件內部產生。

一般而言，DSP 不需要音頻主時鐘，因為它們能夠以一種完全不同的速率對數(shù)據(jù)進行處理，然后在 BCK 和 LRCK 的驅動下，讓數(shù)據(jù)以某種速率進入輸出緩沖器（或者通過輸入緩沖器接收數(shù)據(jù)）。

如果您能暫時將注意力從您的處理器上移開，您會發(fā)現(xiàn)音頻主時鐘重要得多。大多數(shù) MCK/SCK 輸入的音頻轉換器，都要求時鐘同步，而有一些則允許異相位。這就意味著，它們需要由相同的高速時鐘來提供，然后被除小。我接觸過的一些客戶會突發(fā)靈感地告訴我：“我的 ADC 需要一個 MCK，但它離我的 DAC 太遠。因此，我要在每個轉換器旁邊放置一個晶體……”有這種想法可以理解，但請您“千萬別這么做！”

您在購買晶體時，無法保證它剛好為 48.000 kHz。您的模數(shù)轉換器 (ADC) 晶體的運行精確度可能會為 +5%，而數(shù)模轉換器 (DAC) 的運行精確度可能為 –5%。這樣的精確度，會給您的設計帶來災難性的后果！這是為什么呢，下面將為您娓娓道來。

用于 I2S

用于音頻 ADC 的主時鐘

如圖 1 所示，高速主時鐘（例如：24.576 MHz 時鐘）用于驅動 ADC 的過采樣調制器。之后，來自過采樣調制器的數(shù)據(jù)被消減分解成 LRCK 給定的采樣速率。

當 ADC 運行在主模式（生成 BCK 和 LRCK，作為輸出）下時，ADC 只是對 MCK/SCK 進行劃分，產生 LRCK 和 BCK 信號。這就對啦！LRCK/BCK 和主時鐘被同步—相位也可能同步（除非它是一個特殊分割器）。

圖 1 通用 ADC 結構圖