基于Altera ASI IP核的ASI發(fā)送卡實現(xiàn)

1．ASI 接口的應用意義

隨著數(shù)字電視技術(shù)的迅速發(fā)展，在電視節(jié)目的制作設(shè)計方面己經(jīng)有很大一部分實現(xiàn)了數(shù) 字處理。在節(jié)目的傳輸方面，我們從衛(wèi)星上己可以接收到多套數(shù)字壓縮編碼的節(jié)目。這種傳 輸方式，不但保證了節(jié)目的高清晰質(zhì)量，也大大降低了電視節(jié)目傳輸、發(fā)送、接收的成本。 而大量的收發(fā)設(shè)備，采用的是ASI 的接口標準，設(shè)計實現(xiàn)基于PC 機和ASI 接口標準的電視 節(jié)目傳輸流的收發(fā)設(shè)備，在節(jié)目的制作、保存和重播等方面有大量的應用。

隨著廣播電視數(shù)字化的開展，有線電視的數(shù)字化進程越來越快。數(shù)字化技術(shù)提高了廣播 電視節(jié)目的技術(shù)質(zhì)量、節(jié)目質(zhì)量，提供了廣播電視和綜合數(shù)據(jù)業(yè)務(wù)的多媒體服務(wù)手段，拓寬 了廣播電視業(yè)務(wù)。數(shù)字化以后的電視信號傳輸，采用MPEG-2 視頻編碼標準，可以以4～ 5Mbit/s 的帶寬傳送高清晰度的電視節(jié)目，噪聲沒有積累，大大提高了傳輸質(zhì)量，有很廣闊 的應用前景。在目前的數(shù)字通信系統(tǒng)中，有兩種MPEG-2 接口標準：ASI 異步串行接口和SPI 同步并行接口。其中SPI 接口一共有11 位有用信號，每位信號差分成兩路用來提高傳輸抗 干擾性，在物理鏈接上用DB25 傳輸。由于其處理簡單且擴展性強，MPEG-2 編解碼器及視頻測試設(shè)備的輸入、輸出一般都采用SPI 接口。但是由于其連線多且復雜，所以SPI 接口只能 用于短距離傳輸。ASI(異步串行接口)只需要一根電纜就可實現(xiàn)270Mbit/s 的透明傳輸,所以 應用十分普遍。ASI 接口具有高速、可靠、固定波特率和傳輸距離遠等優(yōu)點，而且連接簡單 成本低，可以廣泛應用于各種高速點到點的傳輸，尤其是視頻傳輸設(shè)備。

2．ASI 協(xié)議結(jié)構(gòu)

ASI 可以有不同的數(shù)據(jù)接收速率，但是傳輸速率是恒定的，為270Mbit/s。因此ASI 可以發(fā)送和接收不同速率的MPEG-2 數(shù)據(jù)。ASI 采用分層結(jié)構(gòu)，分為三層：物理層、數(shù)據(jù)編碼層和傳送規(guī)則層。

第零層是物理層。物理層定義了傳輸介質(zhì)、驅(qū)動器和接收器以及傳輸速率。物理接口提 供了LED 驅(qū)動的多模光纖和同軸電纜?；舅俾时欢x為270Mbps。在同軸電纜的應用中， 以隨機及與數(shù)據(jù)有關(guān)的抖動和占空系數(shù)失真的傳統(tǒng)方式，規(guī)定了允許抖動的最大值。

第一層是數(shù)據(jù)編碼層。采用 DC 平衡的8B/10B 傳輸碼。這種碼把每一個 8bit 數(shù)據(jù)字節(jié) 變換成具有下列特性的l0bit 碼字:游程長度等于或小于4bit; DC 編制最小。這種碼通過無效 傳輸碼點和“運行”的不等性來提供差錯校驗。作為超出對數(shù)據(jù)字節(jié)進行編碼需要的額外 碼點，規(guī)定了專用字符。特別是逗號這個字符(在8B/10B 傳輸碼規(guī)則中定義為K28.5 專用字 符)，用來在DVB-ASI傳輸鏈路中建立字節(jié)對齊。在發(fā)送端對字節(jié)進行8B/10B 編碼，對出 現(xiàn)的每一個8bit 字節(jié)產(chǎn)生一個10bit 的碼字，使這些10bit 碼字通過以固定輸出比特率270 Mbps 工作的并/串轉(zhuǎn)換。如果并/串轉(zhuǎn)換器請求輸入一個新碼字，但是數(shù)據(jù)源還沒有準備好 新碼字，就應該插入同步字 (或者稱為逗號字符K28.5)。在傳輸數(shù)據(jù)的空余字段插入同步 字符，可以使傳輸碼子具有較強的抗擾，錯誤檢測和在同步能力。

第二層是傳送規(guī)則層。ASI 傳輸?shù)牡? 層標準使用MPEG-2 傳輸流包(TS)作為基本的信 息單元。傳輸包可以通過 3 種方式傳輸:一種是以塊狀的連續(xù)字節(jié)傳輸，也就是說，在一個 單獨數(shù)據(jù)包的傳輸流中不用插入同步字節(jié);第二種方式是以單獨的字節(jié)方式傳輸，在這種方 式中要插入同步字節(jié);第三種方式是連續(xù)字節(jié)和同步字節(jié)相結(jié)合。此外，ASI 的第二層協(xié)議 規(guī)定，在每個傳輸包之前至少要有兩個同步字 (K28.5 )。盡管數(shù)據(jù)包同步過程不是 ASI 傳 輸協(xié)議定義的內(nèi)容，MPEG-2 傳輸包同步字節(jié) (47H)被包括到第 2 層的包定義中，這樣接收 設(shè)備就可以實現(xiàn)包同步。ASI 接口的第2 層定義使用MPEG-2 傳輸流的語法，只是增加了在 每個傳輸包前需要有至少兩個K28.5 同步字符這個額外要求。只要最初是同步的，8B/10B 接收裝置一般能夠維持同步，不需要增加同步字符。但是當線路干擾等外界因素使同步丟失 時，增加的同步字節(jié)可以使一個傳輸包重新同步。傳輸包結(jié)構(gòu)應該遵循EN/ISO/IEC 13818-1 和ETS 300 429 對傳輸流包的規(guī)定。包長度可以是 188 個字節(jié)或者204 個字節(jié)。傳輸包可 以通過兩種方式出現(xiàn)在第 2 層。第一種每個TS 包中的188 字節(jié)是連續(xù)的，分為分組頭部、 調(diào)整字段和有效負載三個部分。其中調(diào)整字段是可選的，并不是所有的傳送流分組中都出現(xiàn) 調(diào)整字段。同步字符插在兩個包中間，稱為突發(fā)模式。用突發(fā)模式實現(xiàn)TS 流的傳輸，具有 動態(tài)分配的靈活性、可分級性、可擴展性、較強的抗千擾性等有點；第二種是同步字隨機均 勻的插在TS 數(shù)據(jù)之間，稱為非突發(fā)模式。

3．設(shè)計實現(xiàn)

3．1 ASI 發(fā)送卡硬件設(shè)計

大部分ASI 編碼的實現(xiàn)，都是采用Cypress 公司的CY7B923 實現(xiàn)并行數(shù)據(jù)到串行數(shù)據(jù)的 轉(zhuǎn)換。CY7B923 主要實現(xiàn)碼字的8/10bit 轉(zhuǎn)換、插入同步字K28.5 和并／串變換。ASI 的傳輸 速率恒定為270MHz，而輸入MPEG-2 TS 碼率是不同的，所以要用FIFO 實現(xiàn)速率匹配，需 要對輸入的SPI 數(shù)據(jù)、FIFO 和CY7B923 之間的通信進行邏輯控制。綜合性能、價格和程序 復雜度的考慮，本方案采用FPGA，用Verilog 編程來實現(xiàn)它們之間的邏輯控制；采用Altera 公司的ASI IP 核，代替Cypress 公司的CY7B923 來實現(xiàn)ASI 數(shù)據(jù)的編碼。ASI IP 核具有使 用方便、成本低等優(yōu)點。