EPM570在視頻采集中的設(shè)計與應(yīng)用

3.1 MAX II器件優(yōu)點

MAX II系列器件主要有以下優(yōu)點：

成本優(yōu)化的架構(gòu)。四倍的密度，一半的價格(和上一代MAX器件相比)。以最小化裸片面積為目標(biāo)的架構(gòu)，業(yè)界單個I／O引腳成本最低；

低功耗。十分之一的功耗(和3.3 V MAX器件相比)。1.8 V內(nèi)核電壓以減小功耗，提高可靠性。

支持內(nèi)部時鐘頻率高達300 MHz：兩倍的性能(和3.3 V MAX器件相比)；

內(nèi)置用戶非易失性Flash存儲器。通過取代分立式非易失性存儲器件減少元件數(shù)；

實時在系統(tǒng)可編程能力(ISP)。器件在工作狀態(tài)時能夠下載第二個設(shè)計，降低遠程現(xiàn)場升級的成本；

片內(nèi)電壓調(diào)整器支持3.3 V、2.5 V或1.8 V電源輸入。減少電源電壓種類，簡化單板設(shè)計；

多電壓提供能力和外部器件在1.5 V、1.8 V、2.5 V或3.3 V邏輯級的接口。施密特觸發(fā)器、回轉(zhuǎn)速率可編程以及驅(qū)動能力可編程提高了信號完整性。

Altera提供免費的Quartus II基礎(chǔ)版軟件，支持所有MAX II器件，它是基于MAX II器件引腳鎖定式裝配和性能優(yōu)化而設(shè)計的。

3.2 EPM570T144C5

本系統(tǒng)采用的切換電路邏輯相對比較簡單，而所需要的GPIO較多，同時為了與SRAM及處理器電壓匹配，所以選用核心電壓3.3 V、144引腳(其中116個GPIO)的EPM570T144C5作為實現(xiàn)控制電路的CPLD。

EPM570T144C5內(nèi)部有570個邏輯單元(Logic Element)，相當(dāng)于440個宏單元(Macrocell)，此前常用的EPM7128只有128個宏單元。EPM570T144C5內(nèi)部分為兩個I／O bank，共116個通用I／O，引腳延時為8.8ns。滿足系統(tǒng)的設(shè)計要求。

4 具體實現(xiàn)

本系統(tǒng)選用IS61LV5128AL為緩存使用的SRAM，該器件容量為8 bit 512 KB，有8條地址線(I／O0～I／O7)、19條地址線(A0～18)、片選使能CE(低電平有效)、輸出使能OE(低電平有效)、寫使能WE(低電平有效)。由于兩片SRAM需要一直工作，且當(dāng)寫有效時(WE低電平)是輸出使能無效，所以CE與OE可一直保持低電平，寫控制由CPLD生成。