HPI接13的視頻數(shù)據(jù)傳輸系統(tǒng)設計

引 言
在視頻監(jiān)控、遠程視頻播放等系統(tǒng)中，通常需要將視頻圖形數(shù)據(jù)通過網(wǎng)絡傳輸?shù)竭h程處理機上。作為數(shù)字信號處理專用處理器，DSP雖然在視頻壓縮等方面有很大的優(yōu)勢，但對諸如任務管理，網(wǎng)絡通信等功能的實現(xiàn)較困難。運行于通用嵌入式處理器的Linux操作系統(tǒng)，開源，可以根據(jù)需要修改內核，支持各種網(wǎng)絡協(xié)議，并且其任務調度機制性能卓越。綜合二者的優(yōu)點，嵌入式視頻平臺可以由DSP完成圖形處理功能，并通過高速接口把視頻數(shù)據(jù)傳輸給嵌入式微處理器，然后由嵌入式Linux系統(tǒng)完成網(wǎng)絡傳輸功能。
目前DSP與微處理器之間的高速通信方式有以下幾種：共享內存，此種技術對軟硬件的設計要求都非常高，同樣效率也最高；通用高速總線接口，如PCI、USB等，這種類型的通信方式采用復雜的鏈路協(xié)議，軟件設計困難；專用接口，如TI公司DSP提供的HPI(Host Port Inter-face)。本文研究了TMS320E)M642的HPI接口，并提出一種在TMS320DM642和AT91RM9200間高速通信的軟硬件實現(xiàn)方案。通過HPI接口，TMS320DM642可以高速地將實時視頻數(shù)據(jù)傳輸給AT91RM9200；在AT91RM9200上，Lnux驅動實現(xiàn)存儲器映射I／O和物理內存重映射，避免了視頻數(shù)據(jù)在應用程序與內核之間的二次拷貝，提高了應用程序的網(wǎng)絡發(fā)包效率。

1 HPI接口硬件設計
HPI是一種并行接口，支持32位(HPl32)和16位(HPll6)數(shù)據(jù)總線，通過HPI的數(shù)據(jù)寄存器(HPIDA、HlPIDF)，ARM可以間接存取DSP的存儲空間。在DSP內部，數(shù)據(jù)從存儲單元到HPI數(shù)據(jù)寄存器的傳輸，是由EDMA(增強DMA)控制器完成的。
HPI控制器的外圍引腳包括HD[0-31]、數(shù)據(jù)總線。HCNTL[O-1]是寄存器訪問控制線，HPI控制器有4個寄存器，通過這兩根控制線，DSP可以確定ARM要訪問的寄存器。其中，HPIA地址寄存器，存放當前訪問單元的地址；HPIC為控制寄存器，實現(xiàn)各種控制命令；HPIDA自增長數(shù)據(jù)寄存器，每訪問一次該寄存器HPIA的內容加4；HPIDF固定地址數(shù)據(jù)寄存器，與HPIDA不同之處在于，訪問該寄存器后HPIA的內容不變。HHWIL，高低位訪問控制線，它只用于HPll6模式中，該控制引腳決定寄存器的高或低16位被主機訪問。HR／nW，HPI控制器4個寄存器的讀寫控制線。HDSl、HDS2和HCS，其中HDSl、HDS2可連接ARM的讀、寫控制線，HCS連接ARM的nCS7片選線，三者在DSP內部組合形成一個HSTROBE信號，當HCS低有效并且HDSl或HDS2的讀或寫低有效，決定數(shù)據(jù)寄存器(HPIDA、HPIDF)的讀或寫操作。HAS，地址鎖存線，當主機的地址線與數(shù)據(jù)線復用時，主機可用該控制線通知。DSP鎖存地址；其他不用該控制線情況時，應接高電平。nHRDY，DSP輸出線，表示HPI總線是否可訪問。nHINT，中斷輸出線，用于中斷ARM。
DSP與ARM接口電路如圖1所示。采用HPI16模式，16根數(shù)據(jù)線通過16245數(shù)據(jù)隔離器接到ARM數(shù)據(jù)總線的低16位，將HPI的片選空間置于ARM的nCS7片選線上，HR／nW讀寫信號經反向器接到ARM的AB4地址線，HCNTL[O-1]與ARM的地址線AB[2-3]相連，則HPI的4個寄存器的讀基地址為0x80000000，寫基地址為0x80000010。在ARM端從這兩個地址開始訪問，相應地對HPI 4個寄存器訪問。