低功耗混合信號(hào)ASSP(專用標(biāo)準(zhǔn)產(chǎn)品)實(shí)現(xiàn)便攜式消費(fèi)電子的低成本和高性能

---要在大量的消費(fèi)類應(yīng)用中同時(shí)實(shí)現(xiàn)高性能與低成本，全定制的模擬前端 (AFE) 與普通的數(shù)字信息處理器相結(jié)合是唯一的選擇。為了在同一系統(tǒng)中同時(shí)滿足高性能模擬與低成本數(shù)字控制這兩個(gè)相互矛盾的需求，當(dāng)今的發(fā)展趨勢(shì)是利用專用標(biāo)準(zhǔn)產(chǎn)品 (ASSP)。ASSP 的優(yōu)勢(shì)是用一個(gè)可重復(fù)使用的低成本系統(tǒng)提供高性能模擬、低成本數(shù)字控制以及縮短上市進(jìn)程。這些 ASSP 提供可配置的混合信號(hào)模擬功能作為優(yōu)化的外設(shè)模塊，器件的其余部分作為許多平臺(tái)共享可重復(fù)使用的模塊?？扉W微控制器 (MCU) 是實(shí)現(xiàn)共享功能的晶核 (host)。單個(gè) ASSP 除了全部補(bǔ)充有計(jì)時(shí)器與串行端口等數(shù)字外設(shè)之外，現(xiàn)在還可集成高精度模數(shù)轉(zhuǎn)換器 (ADC)、數(shù)模轉(zhuǎn)換器 (DAC)、運(yùn)算放大器 (OA)、電源電壓監(jiān)控器 (SVS) 以及液晶顯示驅(qū)動(dòng)器。在圖 1 中我們用 MSP430FG43x 顯示了混合信號(hào)快閃 MCU 的集成性能。
---憑借基于 ASSP 的混合信號(hào)快閃 MCU，設(shè)計(jì)工程師就不必將他們的資源集中到風(fēng)險(xiǎn)大的全定制硬件實(shí)施上，從而可以開發(fā)出能夠快速投放市場(chǎng)的靈活的可編程功能。

混合信號(hào) ASSP MCU 解決方案
---ASSP 非常適用于便攜式醫(yī)療設(shè)備。一臺(tái)典型的設(shè)備需要一個(gè)精密傳感器接口電路、通信功能、實(shí)時(shí)時(shí)鐘功能、患者數(shù)據(jù)的非易失性存儲(chǔ)器、較長(zhǎng)的電池使用壽命以及在應(yīng)用中可對(duì)快閃 MCU 進(jìn)行編程的靈活性。圖 2 顯示了單芯片葡萄糖測(cè)量?jī)x的結(jié)構(gòu)圖。
---用一個(gè)生物催化劑試驗(yàn)片來測(cè)量一小份血樣的葡萄糖含量。當(dāng)血樣加到試驗(yàn)片上時(shí)，將產(chǎn)生 μA （微安）級(jí)的小電流，而且與葡萄糖成比例。然后由快閃 MCU 內(nèi)部的一個(gè) 12 位 DAC 向試驗(yàn)片提供偏置電壓。我們利用以一個(gè)集成快閃 MCU 的運(yùn)算放大器實(shí)施的互阻抗放大器，將生物催化劑產(chǎn)生的電流轉(zhuǎn)化為電壓。我們利用一個(gè)可編程反饋電阻陣列將運(yùn)算放大器的輸出調(diào)到可通過嵌入式 12 位 ADC 進(jìn)行測(cè)量的范圍，該可編程反饋電阻陣列可由快閃 MCU 從內(nèi)部提供，不再需要外部組件。
---生物催化劑對(duì)溫度很敏感，由于測(cè)量周期可能持續(xù)達(dá) 30 秒，使得這一情況更為復(fù)雜。例如，測(cè)量周期可能從用戶室內(nèi)等暖和的環(huán)境開始，而轉(zhuǎn)換結(jié)果卻在寒冬的室外環(huán)境中完成。為此，我們用內(nèi)部溫度來衡量測(cè)量周期開始與結(jié)束時(shí)的溫度，如果二者之間的溫差過大，讀數(shù)將棄用，并向用戶報(bào)警。
---隨后通常將記錄并傳送患者的測(cè)量數(shù)據(jù)，供用戶或者醫(yī)師進(jìn)行分析。由于快閃 MCU 存儲(chǔ)器是系統(tǒng)內(nèi)可編程的 (ISP) ，因此一部分快閃被直接分配用于數(shù)據(jù)記錄。使用 MCU 存儲(chǔ)器的一部分來進(jìn)行記錄，就不需要外部數(shù)據(jù)存儲(chǔ)器了?，F(xiàn)代嵌入式快閃可擦除與改編程序多達(dá) 10 萬次，高于儀器的工作壽命。

功率監(jiān)控 (Power Aware) 的應(yīng)用
---為了延長(zhǎng)工作壽命，工程師在設(shè)計(jì)電池供電儀器時(shí)必須認(rèn)識(shí)到功率問題。正常的運(yùn)行模式必須是省電的低功耗待機(jī)模式。為了節(jié)電，必須對(duì)整個(gè)系統(tǒng)進(jìn)行分析，只運(yùn)行必需的任務(wù)。不必要的任務(wù)會(huì)浪費(fèi)功率，應(yīng)徹底刪除。不用的外設(shè)模塊必須禁用。利用 ASSP，所有的外設(shè)模塊均嵌入快閃 MCU 中，并且完全采用軟件控制，易于操作。禁用電路被簡(jiǎn)化為軟件操作，只需在外設(shè)控制寄存器中設(shè)定位即可。
---除最低功耗之外，隨選性能以及操作狀態(tài)間的快速切換能力通常都是必需的。系統(tǒng)的計(jì)時(shí)必須具有足夠的靈活性，以滿足下列相互矛盾的需要：
---● 精確時(shí)基所需的穩(wěn)定性
---● 延長(zhǎng)電池壽命所需的低功耗
---● 高性能所需的速度
---● 對(duì)事件做出快速反應(yīng)的靈敏性
---最佳的時(shí)鐘解決方案是以下兩種計(jì)時(shí)方式的結(jié)合：一種是采用外部32kHz 表面晶體作為輔助時(shí)鐘 (ACLK)，實(shí)現(xiàn)低功耗與穩(wěn)定性；另一種是采用快速啟動(dòng)、高速片上數(shù)控振蕩器 (DCO) 作為系統(tǒng)的主時(shí)鐘 (MCLK)。ACLK 始終保持開啟狀態(tài)，只對(duì)一個(gè) LCD 驅(qū)動(dòng)器以及一個(gè)用于實(shí)時(shí)中斷的計(jì)時(shí)器進(jìn)行計(jì)時(shí)。高速 MCLK 對(duì) CPU 以及高速外設(shè)進(jìn)行計(jì)時(shí)，以增強(qiáng)處理能力及對(duì)事件的快速反應(yīng)能力。DCO 是一種接近“零時(shí)延”的低 Q、RC 型振蕩器，可在不到 6μs 的時(shí)間內(nèi)啟動(dòng)。
---為了實(shí)現(xiàn) DCO 時(shí)鐘穩(wěn)定的輸出，不隨溫度和電壓而改變，我們使用了一個(gè)鎖頻環(huán) (FLL)。FLL是一個(gè)連續(xù)的頻率積分器 (frequency integrator)，始終在后臺(tái)將 DCO 頻率調(diào)整為一個(gè)穩(wěn)定的參考 ACLK的分?jǐn)?shù)。將經(jīng)過調(diào)整的 DCO 與ACLK 進(jìn)行比較，反饋至一個(gè)上/下計(jì)數(shù)器，該計(jì)數(shù)器可自動(dòng)增加或者減少 DCO 的輸出，使DCO 的頻率與 ACLK 的頻率相匹配。這與將 DCO 頻率增加到 ACLK 頻率的效果相同。圖 3 顯示了 DCO/FLL 組合。
---DCO/FLL 的結(jié)合勾畫出功率監(jiān)控超低功耗活動(dòng)的輪廓，在節(jié)電待機(jī)模式下可延長(zhǎng)使用時(shí)間而且還不影響性能。當(dāng)事件驅(qū)動(dòng)中斷需要系統(tǒng)服務(wù)時(shí)，DCO 自動(dòng)啟用，CPU 激活。高速 DCO 時(shí)鐘系統(tǒng)將盡快滿足需求，然后返回待機(jī)狀態(tài)。
---始終開啟的 ACLK 時(shí)鐘計(jì)時(shí)器提供了便捷的嵌入式實(shí)時(shí)計(jì)時(shí)功能。利用 32 kHz 表面晶體進(jìn)行計(jì)時(shí)，計(jì)時(shí)器將信號(hào)源以 2^15 分隔，正好每秒觸發(fā)一次中斷。因?yàn)榇藭r(shí)根本沒有為 CPU 和軟件計(jì)時(shí) DCO 的啟動(dòng)時(shí)間，所以嵌入式實(shí)時(shí)計(jì)時(shí)功能可作為一次簡(jiǎn)單的中斷而得以實(shí)現(xiàn)，對(duì)整體性能毫無影響?；緦?shí)時(shí)計(jì)時(shí)功能所需的 CPU 周期應(yīng)低于 100。如果以額定的 1MHz 頻率對(duì) CPU 進(jìn)行計(jì)時(shí)，則實(shí)時(shí)計(jì)時(shí)功能的工作時(shí)間為每秒鐘 100μs（即百分比為 0.0001）。假如處于工作狀態(tài)的 CPU 電流為 250μA，實(shí)時(shí)計(jì)時(shí)功能使整個(gè)系統(tǒng)功耗預(yù)算的增加不到 25nA。

混合信號(hào)的靈活性
---在集成方面混合信號(hào)快閃 MCU 的性能令人贊嘆，但是幾乎沒有應(yīng)用會(huì)犧牲集成度來獲得模擬性能以及設(shè)計(jì)的靈活性。應(yīng)用空間廣闊的產(chǎn)品可獲得更高的投資回報(bào)，從芯片制造商的角度看是最理想的。為了解決靈活性問題，混合信號(hào)快閃 MCU 利用內(nèi)在的可編程性，提供了對(duì)應(yīng)于固定功能的可配置軟件模擬外設(shè)。
---嵌入式 ADC 實(shí)現(xiàn)對(duì)輸入渠道、采樣時(shí)間、采樣速率以及電壓基準(zhǔn)源的完全控制。利用軟件選擇所需的專用功能。DAC 提供了選擇輸出格式、觸發(fā)源、多個(gè) DAC 分組的功能，還提供了配置模擬輸出緩沖器實(shí)現(xiàn)功率與驅(qū)動(dòng)最佳平衡的功能。OA 通常是任何設(shè)計(jì)中最特殊也是最關(guān)鍵的模擬組件之一，它有數(shù)個(gè)寄存器，實(shí)現(xiàn)包括建立時(shí)間、軌至軌輸入以及反饋電阻在內(nèi)的完全可編程性。利用多個(gè)嵌入式 OA，可以很容易地實(shí)現(xiàn)差分放大器與儀器放大器等復(fù)雜電路。
---借助基于快閃 MCU 的 ASSP，可以為所有模擬與數(shù)字外設(shè)模塊進(jìn)行軟件配置，這樣可以不斷增強(qiáng)應(yīng)用直至最終產(chǎn)品出廠。不僅不會(huì)發(fā)生較長(zhǎng)的 ASIC 供貨周期這樣令人頭痛的事情，而且也不會(huì)產(chǎn)生重新設(shè)計(jì)的成本。此外，利用基于快閃的配置，相同的硬件可重復(fù)用于數(shù)種最終產(chǎn)品。例如，可能會(huì)將一種產(chǎn)品提供給要求不同用戶接口的數(shù)個(gè)不同地區(qū)。利用快閃存儲(chǔ)器，可以嵌入特定區(qū)域配置?；诳扉W的產(chǎn)品還可提供現(xiàn)場(chǎng)升級(jí)功能，可在以后對(duì)其進(jìn)行編程。

更優(yōu)的性能表現(xiàn)
---將混合信號(hào)外設(shè)特性直接嵌入基于快閃 MCU 的 ASSP 中可以消除分離外接器件間接口所需的開銷，從而提高系統(tǒng)性能。例如，外部數(shù)據(jù)轉(zhuǎn)換器與 MCU之間的共用接口就是一個(gè)同步外設(shè)接口 (SPI) 總線。SPI 至少要占用板級(jí)空間，并需要帶有四個(gè)信號(hào)引腳的 MCU 串行端口，這些信號(hào)引腳是：芯片選擇、時(shí)鐘、數(shù)據(jù)輸入、數(shù)據(jù)輸出。更高成本在于為 SPI 中斷服務(wù)子程序提供服務(wù)的軟件開銷，通常在中斷開銷及存儲(chǔ)接收與發(fā)送數(shù)據(jù)所需的50個(gè)系統(tǒng) CPU 周期范圍內(nèi)。在 100ksps 的 ADC 采樣率與每樣本 50 個(gè)周期的軟件開銷情況下，MCU 必須保留 500 萬個(gè)周期或 MIPS。利用嵌入式數(shù)據(jù)轉(zhuǎn)換器，軟件服務(wù)就如同讀取單個(gè)寄存器，然后將讀取結(jié)果傳送至存儲(chǔ)器中一樣簡(jiǎn)單，從而將系統(tǒng)周期縮短 50%,也可將功耗進(jìn)一步降低 50％ 以上。
---為了進(jìn)一步提高性能，同時(shí)降低功耗，諸如 MSP430FG43x 等新型 ASSP 均包括了直接內(nèi)存存取 (DMA) 控制器。DMA可在嵌入式混合信號(hào)外設(shè)之間提供最佳結(jié)合 (ultimate glue)，從而實(shí)現(xiàn)全面可配置的自動(dòng)化無 CPU 參與數(shù)據(jù)傳輸。采用諸如數(shù)據(jù)轉(zhuǎn)換器這樣的外設(shè)可以顯著增強(qiáng) DMA 的性能,這些轉(zhuǎn)換器可以周而復(fù)始地將數(shù)據(jù)從存儲(chǔ)表中移進(jìn)移出。利用DMA，每次傳輸僅要求兩個(gè)系統(tǒng)周期，與連接外部器件的系統(tǒng)相比，系統(tǒng)開銷降低了 25 倍。利用 DMA，可將新的可用系統(tǒng)資源重新分配給更高級(jí)的細(xì)分功能，或用于實(shí)現(xiàn)顯著延長(zhǎng)的待機(jī)時(shí)間間隔，降低延長(zhǎng)電池使用壽命所需的功耗。

總結(jié)
---如今，開發(fā)基于混合信號(hào)快閃 MCU、能快速投入市場(chǎng)、具有緊密封裝以及更高精確度模擬的 ASSP 要求富有全新的思維方式。一流的 MCU 式線上電路模擬器 (ICE) 被嵌入式模擬所取代。小型嵌入式模擬邏輯內(nèi)核駐留在實(shí)際的 ASSP 自身上，通過業(yè)界標(biāo)準(zhǔn)的 JTAG 接口可對(duì)其進(jìn)行訪問。嵌入式模擬對(duì)高性能混合信號(hào)系統(tǒng)變得日益重要，這些系統(tǒng)必須保持微伏模擬信號(hào)的完整性。笨重的 ICE 幾乎不可能實(shí)現(xiàn)高精度信號(hào)的完整性，它對(duì)連線干擾非常敏感。
---借助嵌入式模擬技術(shù)，從開發(fā)一開始，硬件工程師即可潛心開發(fā)實(shí)際的生產(chǎn)系統(tǒng)并進(jìn)行調(diào)試。將 ISP 快閃存儲(chǔ)器的卓越靈活性與普通的嵌入式模擬相結(jié)合，使設(shè)計(jì)一開始就能夠?qū)崿F(xiàn)當(dāng)今混合信號(hào) ASSP 真正的系統(tǒng)級(jí)開發(fā)，從而不僅可降低成本而且還能進(jìn)一步簡(jiǎn)化開發(fā)工作，加速開發(fā)進(jìn)程。