LED大屏幕控制電路設計方案研究

摘要：在綜合分析LED大屏幕顯示系統(tǒng)設計中控制電路的諸多設計方案的基礎上，分別給出了以單片機、可編程邏輯器件和嵌入式計算機技術為控制核心的不同設計方案的實現(xiàn)方法，對這幾種方案的特點進行了比較，并介紹了應用情況。

LED點陣是公共信息的一種重要顯示終端，其中大屏幕LED點陣顯示屏在許多場合得以應用。大屏幕顯示技術比中小屏幕顯示難度更大，因為其屏幕大，LED點數(shù)多，而又要在極短時間內(nèi)刷新每個點，這就要求其掃描速率必須非常高，此外，大屏幕作為信息發(fā)布的重要媒介，對其穩(wěn)定性、可靠性以及可擴展性要求都很高，只有設計合理的控制電路才能滿足上述要求。本文著重討論LED大屏幕設計中控制電路的幾種設計方法，針對不同的設計要求給出了不同的解決方案。

1LED大屏幕系統(tǒng)的工作原理

典型的LED大屏幕顯示系統(tǒng)主要由信號控制系統(tǒng)p掃描和驅(qū)動電路以及LED陣列組成，系統(tǒng)結(jié)構(gòu)如圖1所示。目前大多數(shù)LED顯示屏的屏幕設計采用的是模塊化的結(jié)構(gòu)，它的基本單元是LED顯示單元模塊，屏幕大小和形狀可靈活改變，顯示屏的安裝和維護也十分方便。

圖1系統(tǒng)原理框圖

信號控制系統(tǒng)是微機系統(tǒng)p單片機系統(tǒng)p微機Z單片機主從控制系統(tǒng)p可編程邏輯器件控制系統(tǒng)、紅外遙控系統(tǒng)p傳呼接收與控制系統(tǒng)等等。信號控制系統(tǒng)的任務是生成或接收LED顯示所需的數(shù)字信號，并控制整個LED顯示系統(tǒng)的各個部件按一定的分工和時序協(xié)調(diào)工作。行驅(qū)動電路多為三極管陣列，給LED提供大電流。列驅(qū)動由串入并出移位寄存器和鎖存器（或帶鎖存功能的移位寄存器）構(gòu)成。

待顯示數(shù)據(jù)就緒后，控制系統(tǒng)首先將第一行數(shù)據(jù)送入移位寄存器并鎖存，然后由行掃描電路選通LED陣列的第一行，點亮一段時間后，再以同樣方法顯示后續(xù)行，直至完成一幀的顯示內(nèi)容，如此循環(huán)往復。根據(jù)視覺暫留的原理，能夠?qū)崿F(xiàn)24f/s的顯示才能夠讓肉眼沒有明顯的停頓感，相當于響應時間要達到，40ms以下。當LED顯示屏面積很大時，傳輸?shù)臄?shù)據(jù)量也非常大，從而增加了顯示系統(tǒng)的響應時間引起閃爍，為提高視覺效果，可以分區(qū)并行顯示。

在高速動態(tài)顯示時，LED的發(fā)光亮度與掃描周期內(nèi)的發(fā)光時間成正比，所以通過調(diào)制LED的發(fā)光時間與掃描周期的比值（即占空比）可以實現(xiàn)灰度顯示。

2LED大屏幕控制電路的設計

控制電路的設計是大屏幕系統(tǒng)設計的核心，控制電路設計包括信號控制系統(tǒng)、掃描電路和驅(qū)動電路的設計，控制電路的設計一般由數(shù)據(jù)存儲器、數(shù)據(jù)緩存器、計數(shù)器p同步控制器p讀寫控制器p主從控制器、地址控制器、幀存儲器p數(shù)據(jù)選擇器、灰度調(diào)制器、移位寄存器等構(gòu)成。目前來說，LED顯示屏控制電路設計廣泛采用兩類器件作為其控制核心來實現(xiàn)，一類是單片機控制系統(tǒng)，另一類是可編程邏輯器件。

2。1基于單片機的控制電路設計方案

基于單片機的控制電路主要有兩種方案，一種是一片單片機作為主控器件控制和協(xié)調(diào)大屏幕整個顯示系統(tǒng)的顯示，一種是多片單片機構(gòu)成多處理器，其中一片作為主CPU，其它作為子CPU一起控制大屏幕的顯示。

圖2是采用單片CPU設計的控制電路機構(gòu)示意圖，用89C52單片機作為控制核心。單片機接收從PC機或其他信息源發(fā)送來的顯示數(shù)據(jù)，存儲在Flash中，同時用RAM6264作為場顯示緩存區(qū)，以實現(xiàn)不同顯示播出方式。89C52控制切換開關C1，C3和C2，C4同時對幀存儲器A，B交替進行數(shù)據(jù)的讀寫操作，將讀出的數(shù)據(jù)進行并行5串行轉(zhuǎn)換送給顯示屏進行顯示刷新。其中，自動地址生成器由4個計數(shù)器串聯(lián)構(gòu)成，并配以振蕩電路提供計數(shù)時鐘，對于一個M×N個像素的單色屏，當刷新頻率為60Hz時，計數(shù)頻率為M×N×60Hz對于多灰度級彩色大屏幕，數(shù)據(jù)送到顯示屏之前要進行灰度調(diào)制重現(xiàn)圖像的色彩，對數(shù)據(jù)的處理速度要求更高，采用單片機控制可能在速度上無法滿足要求。

圖2單片CPU控制電路結(jié)構(gòu)示意圖

由于目前很多單片機的I/O口具備了15mA以上的驅(qū)動能力且價格比較便宜，因此在大屏幕的設計中也采用多處理器方案。系統(tǒng)的基本特點是：一個顯示組中有多個處理器，包括一個主CPU和多個子CPU，其結(jié)構(gòu)示意圖如圖3所示。主CPU的任務是通過數(shù)據(jù)采集或與外界通信等獲取顯示信息，再傳輸給子CPU，主CPU還負責行掃描和發(fā)送顯示同步信息等。子CPU接收主CPU的數(shù)據(jù)信息并存放到內(nèi)部RAM。中，再根據(jù)主CPU發(fā)出的控制信息選擇適當?shù)牧休敵隹谶M行列掃描。假設每個子CPU可用作輸出口的最多引腳數(shù)為m，而每塊LED矩陣的列數(shù)為n，則每塊芯片所能驅(qū)動的LED塊最大數(shù)為m/n這樣，每個單片機負責一塊或幾塊>LED塊，靈活性強，便于擴展，同時減輕了主CPU的負擔，提高了點陣的刷新頻率。

圖3多CPU控制電路結(jié)構(gòu)示意圖

在多畫面顯示的大屏幕設計中，這種方案較為理想，對不同的顯示畫面采用單獨的子CPU進行列掃描，再通過主CPU進行統(tǒng)一的行掃描，雖然控制電路使用的元件較多，但電路結(jié)構(gòu)簡單，易于實現(xiàn)。

2。2基于CPLD/FPGA的控制電路設計方案

頻圖像信號頻率高：數(shù)據(jù)量大，要求實時處理，加之LED大屏幕電路的數(shù)字邏輯相當復雜，采用CPLD/FPGA設計控制電路，可以簡化系統(tǒng)結(jié)構(gòu)，便于調(diào)試。圖4是CPLD/FPGA設計控制電路的原理圖。采用CPLD/FPGA器件對其中的同步控制、主從控制、讀寫控制和灰度調(diào)制等大量電路進行了集成，使圖像數(shù)據(jù)處理更為快速，圖像更加穩(wěn)定，而且系統(tǒng)結(jié)構(gòu)緊湊，工作可靠性有所提高。

圖4CPLD/FPGA控制電路原理圖

圖4中虛線以外的其它功能模塊均有CPLD/FPGA編程實現(xiàn)，將復雜的硬件電路設計通過軟件編程來取代。與圖2的單片機控制電路對比來看，電路結(jié)構(gòu)明顯更簡潔，電路的面積減小及可靠性增強，調(diào)試也更為簡單，由于CPLD/FPGA可以并行處理多個進程，比起單片機對任務的順序處理效率更高，點陣的刷新頻率也隨之提高。