基于ARM的高精度數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

摘要：針對(duì)傳統(tǒng)數(shù)據(jù)采集系統(tǒng)結(jié)構(gòu)復(fù)雜，體積大，成本高的問題，設(shè)計(jì)了一種基于ARM的新型、低成本、高精度數(shù)據(jù)采集系統(tǒng)，并提出了該系統(tǒng)的設(shè)計(jì)方案。詳細(xì)論述了數(shù)據(jù)采集系統(tǒng)的硬件實(shí)現(xiàn)方案、抗干擾措施及控制時(shí)序，重點(diǎn)分析了高精度并行A／D的工作時(shí)序。實(shí)際應(yīng)用結(jié)果表明，該數(shù)據(jù)采集系統(tǒng)精度高，體積小，成本低，工作性能強(qiáng)，具有較高的實(shí)用價(jià)值和借鑒意義。

關(guān)鍵詞：ARM；高精度；數(shù)據(jù)采集系統(tǒng)；抗干擾

目前，高精度數(shù)據(jù)采集系統(tǒng)的結(jié)構(gòu)普遍采用DSP+FPGA的構(gòu)架，系統(tǒng)結(jié)構(gòu)復(fù)雜，體積大，成本高，不適用于某些領(lǐng)域的小型化、低成本的特殊要求。綜上，設(shè)計(jì)了一種結(jié)構(gòu)簡單，體積小，成本低，采集精度高的數(shù)據(jù)采集系統(tǒng)，具有非常重要的現(xiàn)實(shí)意義及應(yīng)用前景，能夠?yàn)閲鴥?nèi)數(shù)據(jù)采集系統(tǒng)開發(fā)提供一定的經(jīng)驗(yàn)和參考。

1 數(shù)據(jù)采集處理系統(tǒng)的工作原理和結(jié)構(gòu)

嵌入式微處理器ARM具有外圍配置電路簡單、體積小、成本低、性能高、可靠性高和外圍硬件資源豐富等優(yōu)點(diǎn)，能夠保證數(shù)據(jù)采集的實(shí)時(shí)性，而且還有較強(qiáng)的數(shù)據(jù)處理功能，在諸多領(lǐng)域的應(yīng)用日趨廣泛。本方案中模／數(shù)轉(zhuǎn)換芯片選用16位ADS8364，系統(tǒng)主芯片選用意法半導(dǎo)體公司推出的基于ARM Cortex-M3系列32位芯片STM32F103ZET6，主頻為72 MHz，工作電壓為2．0～3．6V，I／O電壓為3．3V。112個(gè)通用I／O端口，3個(gè)SPI通信接口，2個(gè)I2C通信接口，5個(gè)USART通信接口，1個(gè)USB接口，1個(gè)CAN通信接口，4個(gè)通用16位定時(shí)器和2個(gè)PWM定時(shí)器，內(nèi)置512 KB FLASH ROM和64 KB RAM。

數(shù)據(jù)采集系統(tǒng)的工作原理：當(dāng)ARM芯片發(fā)出采集指令的時(shí)，將模擬信號(hào)采集到主芯片中，并進(jìn)行后續(xù)解算，同時(shí)將采集到的信息存貯到外置超大SRAM中，以備后期分析處理。系統(tǒng)結(jié)構(gòu)圖如圖1所示。

2 硬件電路設(shè)計(jì)

2．1 時(shí)鐘電路設(shè)計(jì)

主芯片有2個(gè)外部時(shí)鐘源，電路如圖2所示，32．758 kHz的晶體是一個(gè)低速外部晶體，它能為實(shí)時(shí)時(shí)鐘部件(RTC)提供一個(gè)低速但高度精確的時(shí)鐘源。8 MHz外部晶振作為系統(tǒng)的時(shí)鐘源，經(jīng)過倍頻后變成72 MHz為ARM提供時(shí)鐘。

2．2 復(fù)位電路

系統(tǒng)復(fù)位有多種方式：NRST引腳上出現(xiàn)低電平(外部復(fù)位)；窗口看門狗計(jì)數(shù)終止條件(WWDG復(fù)位)；獨(dú)立看門狗計(jì)數(shù)中止條件(IWDG復(fù)位)；軟件重圍(SW復(fù)位)；低電源管理復(fù)位。本方案中采用第一種復(fù)位方式，只需在外部加復(fù)位開關(guān)，方式簡單，便于操作。

2．3 JETG接口

仿真接口為JTAG形式，實(shí)現(xiàn)對(duì)STM32F103ZET6的仿真與調(diào)試。電路圖如圖3所示。