ARM S3C4510B系統(tǒng)中的異常中斷技術(shù)

引言

隨著人們對于電子產(chǎn)品的要求越來越高，以80C51系列為代表的8位處理器系統(tǒng)開始面臨越來越多的局限和挑戰(zhàn)，人們對于高性能芯片和嵌入式功能的呼聲也越來越高。16/32 位的處理器系統(tǒng)得到了前所未有的關(guān)注和重視。32位ARM體系系列處理器便是其中的代表。S3C4510B處理器是基于ARM7體系16/32位RISC 處理器，內(nèi)部集成了8KB的CACHE/SDRAM，內(nèi)嵌EARTHNET控制器，擁有7種處理器模式和內(nèi)部多線程和外部多處理器的處理器結(jié)構(gòu)。在嵌入式系統(tǒng)中具有重要意義的異常中斷技術(shù)在S3C4510B系統(tǒng)中也體現(xiàn)了ARM體系獨有的一些的特點。本文根據(jù)S3C4510B系統(tǒng)的特點，分析了該系統(tǒng)中七種異常中斷的功能及特點。并給出了SWI異常中斷(外部中斷)和IRQ異常中斷(軟件中斷)的應用實例代碼。

1 S3C4510B系統(tǒng)中的異常中斷

1.1 S3C4510B系統(tǒng)異常中斷的特點

S3C4510B系統(tǒng)中控制程序執(zhí)行流程的方式通常有三種，一是正常程序執(zhí)行過程，即根據(jù)指令類型增加程序計數(shù)器PC使程序順序執(zhí)行；二是通過跳轉(zhuǎn)的方式來控制程序的執(zhí)行，可以利用跳轉(zhuǎn)的命令執(zhí)行跳轉(zhuǎn)操作，也可以通過直接修改程序計數(shù)器來達到跳轉(zhuǎn)的目的；三是異常中斷的方式，可以根據(jù)軟件的執(zhí)行情況，外部設備的異常請求等實現(xiàn)內(nèi)部、外部異常的處理，系統(tǒng)功能的調(diào)用和程序進程的控制等功能。

S3C4510B系統(tǒng)的異常中斷具有以下幾個特點。首先，作為ARM體系RTOS(實時操作系統(tǒng))組成部分，程序中的異常中斷必須按照ARM體系的要求進行處理器模式的轉(zhuǎn)換。其次，如果對系統(tǒng)的優(yōu)化有需求時，可以進行32位的ARM處理指令和16位的THUMB指令的轉(zhuǎn)換。另外，S3C4510B處理器正常運行時，保存的返回地址是通過將PC存入LR寄存器完成的，由于中斷產(chǎn)生時的計數(shù)器PC的值有時已經(jīng)更新，如產(chǎn)生了外部中斷和快速中斷等；有時可能尚未更新，如軟件中斷和未定義指令中止等，故必須根據(jù)實際情況對返回地址進行軟件修正之后才能正確返回。最后還要注意，ARM體系支持c語言和匯編語言程序的相互之間的調(diào)用，并有ATPCS 規(guī)則進行協(xié)調(diào)，所以異常中斷處理程序必需按照ATPCS規(guī)則進行寄存器處理。

1.2 S3C4510B系統(tǒng)中的異常中斷的類型

S3C4510B擁有七種不同的異常中斷類型，分別適應于不同的中斷需要。根據(jù)ARM系列處理器的特點，各種異常中斷對應于ARM系列的不同工作模式。其種類和對應關(guān)系如表1所示。

其中，復位中斷是優(yōu)先級最高的中斷。在復位引腳有效的前提下，系統(tǒng)加電或系統(tǒng)復位時都會引起復位中斷。數(shù)據(jù)訪問中止是在數(shù)據(jù)訪問指令的目標地址不存在或者該地址不允許當前指令訪問的情況下產(chǎn)生的。指令預取中止中斷是處理器或系統(tǒng)協(xié)處理器認為當前指令未定義，當系統(tǒng)預取該指令時，本中斷執(zhí)行。未定義中止在處理器或系統(tǒng)協(xié)處理器認為當前指令未定義時產(chǎn)生，故而可以根據(jù)該異常中斷機制仿真浮點向量運算?？焖僦袛嗪屯獠恐袛喽际窃趯闹袛嗾埱笠_有效，且狀態(tài)寄存器中的相應中斷禁止標志位清零時產(chǎn)生。其中的外部中斷還可以用來進行各系統(tǒng)進程的切換；軟中斷由用戶定義，在程序運行時由SWI指令調(diào)用，可用于用戶模式下的程序調(diào)用特權(quán)模式指令。在RTOS系統(tǒng)中可以通過該中斷機制實現(xiàn)系統(tǒng)功能調(diào)用。

1.3 S3C4510B系統(tǒng)對異常中斷的響應

S3C4510B系統(tǒng)對異常中斷的響應流程如下：

（1） 保存處理器當前狀態(tài)寄存器CPSR的值、中斷屏蔽以及各條件標志位到將要執(zhí)行的異常中斷的SPSR中。 電子電路圖

（2） 設置當前程序狀態(tài)寄存器CPSR的值。其中包括：設置CPSR相應位的值使處理器進入特定的處理器模式；按要求屏蔽中斷，通常應該屏蔽IRQ中斷，在FIQ中斷時屏蔽FIQ中斷。

（3） 設置Lr寄存器。將中斷相應模式的Lr寄存器的值設置為異常中斷的返回地址。

（4） 處理程序計數(shù)器PC。將PC值設為相應的中斷向量的地址，從而實現(xiàn)跳轉(zhuǎn)以執(zhí)行中斷程序。

當處理器執(zhí)行完以上流程之后，處理器已經(jīng)自中斷向量進入異常中斷的處理狀態(tài)。異常中斷處理完畢之后，在異常中斷程序的末端，處理器進入異常中斷的返回狀態(tài)，其流程如下:

(1) 恢復狀態(tài)寄存器。將保存在中斷模式中的SPSR值賦給當前的狀態(tài)寄存器。

(2) 將返回地址復制到程序計數(shù)器。這樣程序?qū)⒎祷氐疆惓Ｖ袛喈a(chǎn)生的下一條指令或出現(xiàn)問題的指令處執(zhí)行。

整個響應與返回的過程如圖1所示。

需要注意的是，對于不同的異常中斷，其返回地址的計算方法也是不同的。IRQ和FIQ異常中斷產(chǎn)生時，程序計數(shù)器PC已經(jīng)更新，而SWI中斷和未定義指令中斷是由當前指令自身產(chǎn)生的，程序計數(shù)器PC尚未更新，所以要計算出下一條指令的地址來執(zhí)行返回操作；指令預取中止異常中斷和數(shù)據(jù)訪問異常中斷要求返回到出現(xiàn)異常的執(zhí)行現(xiàn)場，重新執(zhí)行操作。