單片機控制DDS芯片設計可控數(shù)字頻率源

引言

頻率合成技術從20世紀30年代末開始建立，迄今為止，已有近70年的歷史，頻率合成器也已成為電子系統(tǒng)中不可缺少的標準部件?；镜?a class="contentlabel" href="http://www.butianyuan.cn/news/listbylabel/label/頻率">頻率合成技術有直接式頻率合成（DS）和鎖相式頻率合成(PLL)等幾種。鎖相式頻率合成又稱為間接式頻率合成，輸出頻帶寬可達上千兆赫，頻率分辨率到赫茲量級，但是由于非線性器件引入的雜波成分較多而且很復雜，所以需要大量的濾波器加以濾除。PLL結構簡單、易于集成、輸出頻帶寬、頻譜純度好，但鎖相環(huán)本身是一個閉環(huán)的反饋系統(tǒng)，所以鑒相頻率（頻率分辨率）與頻率轉換時間的矛盾難以解決。目前，又出現(xiàn)了多環(huán)技術、自適應環(huán)路帶寬法、小數(shù)分頻技術和預調VCO法等多種改進技術。

DDS 是20世紀70年代發(fā)展起來的一種新的頻率合成法，它將先進的數(shù)字處理技術和方法引入信號合成領域。DDS以其有別于其他頻率合成技術的優(yōu)越性能和特點，成為現(xiàn)代頻率合成技術中的佼佼者。本文介紹了利用這一新的頻率合成法，采用了DDS芯片AD9852產生單片機控制的DDS實用電路。

AD9852芯片的簡要介紹

AD9852 是具有高集成度的DDS芯片，它使用0.35微米CMOS技術，工作電壓為3.3V。AD9852的時鐘高達30OMHz，內部含有4～20倍可編程參考時鐘倍乘器，使得外部輸入頻率可以比較低。參考時鐘可以單端或差分輸入，經過倍乘后得到很高的內部時鐘。DDS的核心部件包括雙向48位可編程頻率寄存器、雙向14位可編程相位寄存器和正弦查詢表（使其頻率分辨率到微赫茲，相位分辨率到0.022°，相位截斷到17位）以及12位的高速高性能D/A轉換器（使得輸出具有良好的動態(tài)性能：100MHz輸出時具有80dB的SFDR）。Sin (x)/x校正使得在整個奈奎斯特頻帶輸出的平滑度為±0.1dB，內部的高速高性能300M比較器輸出的方波可達到3PS RMS的超高速抖動偏差，輸出幅度可12位振幅調諧，有可編程的SHAPED ON/OFF KEYING功能。具有單腳FSK和PSK數(shù)據(jù)接口，單腳HOLD具有線性或非線性FM線性調頻功能，還具有自動的雙向頻率掃描功能。控制接口簡單， 10MHz的串行兩線或三線外圍接口和100MHz的8位并行程序設計接口構成了一個數(shù)字可編程的合成器。

當給定一個精確的參考時鐘源時，AD9852就會產生一個高度穩(wěn)定、頻率相位幅度可編程的正弦波輸出。正弦波還可被內部的比較器轉換為方波，用作時鐘發(fā)生器。AD9852有5種可編程的工作模式,所有參數(shù)可通過編程改變或調制，可實現(xiàn)FM、AM、PM、FSK和PSK頻率掃描、線性調頻脈沖和二相雙極性的相位轉換鍵控操作。

DDS電路及系統(tǒng)構成

在設計的系統(tǒng)中，采用比較通用的51系列單片機AT89C51作為系統(tǒng)的控制處理單元。利用P0口和P2口構成顯示和鍵盤接口，顯示由一個液晶模塊LCD構成，鍵盤由 0～9及設定和確認鍵（共12個按鍵）構成，P1口來完成與AD9852串行數(shù)據(jù)口的通信和控制。由于AD9852使用COMS工藝，供電電壓是+ 3.3V，所以存在TTL電路和CMOS電路的電平轉換問題。采用PHILIPS公司的74LVT245B作為+5V電源下的邏輯電平到+3.3V邏輯電平的轉換器件。它是三態(tài)輸出的雙向總線收發(fā)器，供電電壓為+3.3V，延遲時間為2.4ns，可以完成5V的TTL邏輯電平到3.3VCMOS邏輯電平的轉換。系統(tǒng)功能如圖1所示。

DDS的D/A輸出信號經過一個7階的橢圓函數(shù)濾波器濾波后輸出純凈的正弦波，再送入到DDS內部集成的高速比較器整形后輸出所需要的方波信號，這樣可以減少后級電路的觸發(fā)誤差，同時也可以經過濾波器后直接輸出正弦信號。系統(tǒng)電路圖如圖2～4所示。

系統(tǒng)的軟件流程

系統(tǒng)的軟件流程如圖5所示。

在試驗中，輸入信號頻率為10MHz，經過內部倍乘后得到160MHz的內部系統(tǒng)時鐘，通過設定鍵和其他數(shù)字鍵盤就可以輸出0～60MHz的任意頻率信號。其頻率信號的峰峰值為1V，頻率分辨率可達到0.001Hz。因為存在電路中其他的干擾和測量儀器的分辨率，利用頻譜分析儀可以看到輸出的信號經過7階橢圓函數(shù)濾波器后的頻譜和雜散噪聲特性，10MHz輸出時1MHz帶寬時諧波分量比信號小60dB，其他的干擾雜散可達到比信號小50dB以上。另外在試驗中發(fā)現(xiàn)，如果所提供給AD9852的參考時鐘源的精度很高，輸出信號的頻譜噪聲特性會更好。值得注意的是，在實際應用中應盡可能采用相位噪聲低且雜散和諧波抑制性能好的頻率源，并在電路中加入濾波電路。

結束語

本文介紹了DDS芯片 AD9852的原理和特點，設計了單片機控制的DDS電路，試驗證明該電路設計正確。利用這一電路，通過鍵盤輸入不同的頻率控制字就可以改變輸出信號的頻率，加上鍵盤和顯示電路就是一個簡單的頻率合成器，其分辨率可達到0.001Hz。DDS具有許多優(yōu)點，但是它的輸出頻率受到奈奎斯特采樣定理的限制， fomax≈0.4fsys。由于它內部有時鐘倍乘器，可以不受外部輸入時鐘的限制，但要受到內部時鐘和外部低通濾波器的限制。只要內部的工作時鐘頻率很高，就可以得到很寬的輸出頻率范圍。

參考文獻
1 白居憲. 低噪聲頻率合成. 西安交通大學出版社. 1988
2 張玉興，彭清泉. DDS的背景雜散分析. 電子科大學報. 1998
3 Jigang Liu，Jian Liu. Spectrum characteristic analysis of DDS-based RF digital modulation Electrical and Electronic Technology. Proceedings of IEEE Region 10 International Conference. 2001
4 L. Cordesses. Direct digital synthesis: a tool for periodic wave generation (part 2) Signal Processing Magazine. IEEE. 2004