解決硬盤驅(qū)動器能耗難題

今天，大多數(shù)開發(fā)便攜式媒體播放器、PDA、智能電話和基于IP協(xié)議的語音電話等高檔電池供電消費類產(chǎn)品的設(shè)計人員都在使用某種或其他類型的FPGA(現(xiàn)場可編程門陣列)。比較先進(jìn)的FPGA器件還集成了一個與外部邏輯連接在一起的嵌入式RAM，因此可以用來增加更先進(jìn)的功能。這種FPGA的一種典型應(yīng)用包括充當(dāng)系統(tǒng)處理器及其HDD(硬盤驅(qū)動器)之間的橋接器件，利用RAM作為一個FIFO(先進(jìn)先出存儲器)將處理器存儲器與硬盤驅(qū)動器加以區(qū)分，進(jìn)而有利于更快的數(shù)據(jù)傳輸。這種方法有一種顯著的節(jié)能優(yōu)勢：當(dāng)硬盤驅(qū)動器運(yùn)行時，它需要汲取幾百毫安的電流——不論數(shù)據(jù)傳輸率如何；通過提供高帶寬數(shù)據(jù)緩沖，IDE硬盤驅(qū)動器總線可以在瞬增流量下以最高速度運(yùn)行，也就是說，磁盤驅(qū)動器可以經(jīng)常處于省電模式。

不過，迄今為止，這種額外的外部邏輯需要進(jìn)行設(shè)計、驗證并與FPGA中使用RTL來源的嵌入式RAM連接。QuickLogic公司新的PolarPro系列FPGA使所有這些成為了歷史。這種器件包括一個高度靈活的嵌入式RAM塊，使設(shè)計人員不使用任何額外的橋接邏輯，甚至不須編寫一行RTL代碼，即可實現(xiàn)FIFO。更有甚者，這種緩沖器能夠同時具備各種深度和寬度、可編程輸出標(biāo)記，可以在兩個不同的時鐘域運(yùn)行！

圖1 PolarPro FPGA布局

圖1所示為PolarPro FPGA的布局，它包括嵌入式RAM塊和FIFO控制器。雖然這兩種功能是以硬連接的標(biāo)準(zhǔn)單元(ASIC)實現(xiàn)，但是卻可提供高度靈活的功能。每個RAM塊都包含4608位的存儲空間——即使是最小的器件也可提供8個RAM塊--每個RAM塊都有其自己的FIFO控制器。以下是可供使用的配置：

利用簡單的限制條件(simple proviso)可以實現(xiàn)任何一個或一組這樣的FIFO配置，使給定器件的RAM塊和FIFO控制器的總數(shù)不致太多。在每種情況下，都可以得到以下特性：