基于單片機軟核的SOPC系統(tǒng)設計與實現(xiàn)
加入技術(shù)交流群
USB協(xié)議結(jié)構(gòu)復雜，涉及的面很廣，IP核的開發(fā)難度最大，同時考慮到USB IP核在整個系統(tǒng)中的特殊性，下面將詳細說明USB IP核的設計與集成過程。
3．1 USB IP核設計基本原理及框圖
USB IP核的設計原理圖如圖5所示。USGB主控制器為USB主機端（通常安裝在計算機內(nèi)），負責主機與USB設備間的物理數(shù)據(jù)傳輸，即將客房軟件啟動的數(shù)據(jù)傳輸轉(zhuǎn)化為USB總線上的實際串行數(shù)據(jù)流，經(jīng)USB傳輸線傳輸。收發(fā)器將收到的數(shù)據(jù)轉(zhuǎn)換成數(shù)字CMOS串行數(shù)據(jù)流，然后通過USB核控制邏輯傳輸?shù)皆O備端點（圖中的E0～E6），最后通過DMA接口傳送到8051 IP核或存儲在SSRAM中。
按照USB協(xié)議，USB提供三種速度傳輸模式：低速的1.5Mbps、全速的12Mbps、高速的480Mbps。根據(jù)設計要求，USB IP核的傳送速率應當在全速以上。因此，設計USB核時，采用全速的USB設備標準，同時增設DMA接口和DMA控制器IP核，以保證升級成高速設備時USB IP核的可復用性。
實際上，USB IP核采用的主頻是48MHz，而8051 IP核的時鐘只有12MHz，兩者主頻不同，必然產(chǎn)生時鐘不同步問題。由于8051核的主頻只有USB核的四分之一，大大低于USB設備的速度，因此，當數(shù)據(jù)傳送到設備端大大低于USB設備的速度。當數(shù)據(jù)傳送到設備端點時，8051 IP核與USB IP核的通信將成為速度瓶頸。
3．2 創(chuàng)新之處
為了解決速度問題和同步難點，在8051 IP核與USB IP核端點之間，設置了兩個可轉(zhuǎn)換控制的緩沖區(qū)——BUF0和BUF1，大小都等于USB最大包的大小。數(shù)據(jù)流程如圖6所示。
這兩個緩沖區(qū)由一個標志寄存器控制，狀態(tài)控制器的值只有兩個：01或10。01表示USB IP核邏輯控制BUF0緩沖區(qū)，8051 IP核通過DMA控制器操作BUF緩沖區(qū)；反之，值為10，則BUF0由8051 IP核讀寫，BUF1由USB IP核邏輯操作。
數(shù)據(jù)交換的過程如下：（1）初始化：復位后，8051 IP核通過WINSHBONE總線預置數(shù)據(jù)到BUF0緩沖區(qū)；（2）數(shù)據(jù)輸入：USB IP核端點讀入一個緩沖區(qū)數(shù)據(jù)，同時8051 IP核端口對另一個緩沖區(qū)數(shù)據(jù)；（3）數(shù)據(jù)輸出：USB IP核端點寫數(shù)據(jù)到一個緩沖區(qū)，8051 IP核端口再從這個緩沖 區(qū)數(shù)據(jù)；兩者也可同時進行，但具體實現(xiàn)十分復雜，在此不多討論。
這么做的好處是：首先，8051 IP核和USB IP核讀入時可以同
時操作，USB IP核不用等到8051核工作完成再進行下一步工作，提高了速度：其次，由于分開操作，時鐘不同步問題基本得到了解決；再次，如果想進下不提高芯片速度，例如要進行數(shù)據(jù)組的傳輸（一次與8051 IP核交換四組8位數(shù)據(jù)），也會更加方便快捷。
4 測試實驗結(jié)果
整個系統(tǒng)包括硬件平臺和軟件功能實現(xiàn)兩部分。硬件包括MCU核心系統(tǒng)和外圍輔助電路。軟件包括程序調(diào)試器軟件、8051 IP核網(wǎng)關(guān)功能程序包以及一部分IP核的PC驅(qū)動程序（如USB WINDOWS下的驅(qū)動程序）。整個系統(tǒng)測試包括硬件平臺測試和軟件功能測試。
在硬件驗證時，F(xiàn)PGA采用ALTERA公司CYCLONE系列的EP1C12Q240C8，雙時鐘頻率，USB IP核時鐘頻率為48MHz，其它部分（含MC8051）邏輯工作時鐘頻率為11.0592MHz，實驗板為低成本雙層PCB板。系統(tǒng)建立后實現(xiàn)了對MC8051定時器定時功能的驗證、UART模塊的驗證、USB數(shù)據(jù)包傳送的測試、對中斷控制器的驗證。
軟件測試主要是對8051核網(wǎng)關(guān)功能程序的測試。代碼下載到實驗板后對信道數(shù)據(jù)接收進行了200次試驗（以RF信道為例）。測試結(jié)果均符合“微機向前置機配置命令”所列各項命令的應答，準確無誤，實現(xiàn)了水情數(shù)據(jù)可靠的接收、存儲以及將數(shù)據(jù)上傳到后臺微機等功能。圖6 SOPC技術(shù)以中硬件協(xié)同設計、具有知識產(chǎn)權(quán)的內(nèi)核（IP Core）復用和超深亞微米技術(shù)為支撐，采用SOPC技術(shù)設計并實現(xiàn)的芯片是面向特定用戶的芯片，它能最大程度滿足嵌入式系統(tǒng)的要求，與傳統(tǒng)的板上系統(tǒng)相比，具有許多優(yōu)點：
①充分利用IP技術(shù)，減少了產(chǎn)品設計復雜性和開發(fā)成本，縮短了產(chǎn)品開發(fā)的時間；
②單芯片集成電路可以有效地降低系統(tǒng)功耗；
③減少了芯片對外引腳數(shù)，簡化了系統(tǒng)加工的復雜性；
④減少了外圍驅(qū)動接口單元及電路板之間的信號傳遞，加快了數(shù)據(jù)傳輸和處理的速度；
⑤內(nèi)嵌的線路可以減少甚至避免電路板信號傳送時所造成的系統(tǒng)信號串擾。
在本設計中由于采用了SOPC技術(shù)，整個系統(tǒng)的性能和穩(wěn)定性有了很大提高。因此，SOPC技術(shù)及應用的特點決定它可以為復雜的板上系統(tǒng)提供了一種更高效更穩(wěn)定的解決方案。本文引用地址：http://butianyuan.cn/article/172931.htm
評論