TMS320F2812與CPLD的視頻采集系統(tǒng)接口設(shè)計(jì)
加入技術(shù)交流群
圖像輸入模塊。圖像的輸入由模擬攝像頭完成。攝像頭輸出的視頻信號(hào)為標(biāo)準(zhǔn)的復(fù)合視頻信號(hào)CVBS，必須經(jīng)過視頻解碼芯片和A／D變換后進(jìn)入數(shù)字系統(tǒng)才有效。模擬視頻信號(hào)包含圖像信號(hào)、行同步信號(hào)、場(chǎng)同步信號(hào)、像素時(shí)鐘等信號(hào)。
圖像存儲(chǔ)模塊。采用2片外部存儲(chǔ)器SDRAMA和SDRAMB，用于存儲(chǔ)數(shù)字視頻信號(hào)，并將數(shù)據(jù)實(shí)時(shí)地傳送給TMS320C6416進(jìn)行數(shù)據(jù)處理。本系統(tǒng)采取兩片存儲(chǔ)器輪換讀寫的方式。
圖像解碼模塊。負(fù)責(zé)將攝像頭輸出的模擬視頻信號(hào)轉(zhuǎn)換成Y：U：V=4：2：2的數(shù)字視頻信號(hào)；并將圖像逐幀存入SDRAM中，通過中斷通知DSP讀取數(shù)據(jù)。該圖像解碼模塊采用的是TI公司的DSP芯片TMS320F2812。模擬信號(hào)經(jīng)過處理后從TMS320F2812的系統(tǒng)外部接口XINTF的引腳XD[15…0]輸出YUV422數(shù)字信號(hào)，YUV422信號(hào)輸出到TMS320C6416的VP0端口，再通過多通道緩沖端口McBSP來控制TMS320F2812的工作。TMS320-F2812與TMS320C6416的連接如圖2所示。本文引用地址：http://butianyuan.cn/article/173396.htm
CPLD控制模塊。主要實(shí)現(xiàn)系統(tǒng)的邏輯控制和存儲(chǔ)器地址譯碼功能。CPLD將經(jīng)過同步分離后的行、場(chǎng)同步信號(hào)轉(zhuǎn)換成YUV422格式的數(shù)字信號(hào)，同時(shí)產(chǎn)生SDRAM的地址、讀寫選通等信號(hào)。由CPLD輸出的YUV422格式的數(shù)字信號(hào)按像素逐個(gè)存入2片存儲(chǔ)器中，其中2片SDRAM以乒乓方式工作。這里CPLD選用Altera公司的EPM7128芯片。
DSP圖像處理與顯示接口模塊。選用TI公司的DSP芯片TMS320C6416。該芯片有HPI和EMIF接口，2個(gè)外部總線接口EMIF-A和EMIF-B的時(shí)鐘為100MHz，2片存儲(chǔ)器被映射到這2個(gè)總線上。其中，SDRAMA映射到EMIF-A，256 MB，64位寬，800 MB／s的瞬時(shí)突發(fā)率；SDRAMB映射到EMIF-B，8 MB，16位寬，200 MB／s的瞬時(shí)突發(fā)率?？梢苑奖愕嘏c其他處理器連接，有實(shí)時(shí)的硬件調(diào)試功能。開發(fā)工具包含CCS環(huán)境、DSP BIOS、JTAG掃描控制器等。CPLD寫完一幀圖像后發(fā)中斷信號(hào)通知DSP讀取，DSP執(zhí)行中斷服務(wù)程序從SRAM中將一幀圖像讀入，隨即進(jìn)行處理。其模塊與顯示器接口的連接如圖3所示。
FPGA用于對(duì)FIFO的讀／寫時(shí)序與邏輯控制。FIFO的寫時(shí)序信號(hào)由TMS320C6416的EMIF外部總線產(chǎn)生。通過DMA方式將視頻數(shù)據(jù)寫入FIFO緩存器中，再通過DAC輸出視頻編碼器將YUV422格式的數(shù)字信號(hào)轉(zhuǎn)換成SVGA格式的RGB信號(hào)格式，并將它輸出到顯示器上。輸出VGA分辨率為800×600(SVGA制)，但在TMS320C6416存儲(chǔ)器中的像素格式為RGB565。每個(gè)像素存儲(chǔ)在16位的存儲(chǔ)器中，其SVGA輸出像素格式的存儲(chǔ)方式如下：
評(píng)論