利用優(yōu)化的DSP加快無線基礎設施的設計

多樣化要求靈活性

在實踐層面上，CI市場的多樣化和流動性特點要求設備制造商在其基本架構中進行高靈活度的設計。例如，全球基站制造商必須提供能夠支持GSM、CDMA、UMTS、EDGE、中國的TD-SCDMA等各種空中接口的系統(tǒng)。此外，現(xiàn)在正在引進范圍更廣的形狀因子。一個尺寸的基站不再是萬能的。即將上市的最新配置為所謂的“femto”基站，這個基站很小，足以充當家用無線基站。除了femto基站之外，pico、macro和super-macro等形狀因子在如今也很流行。能夠劃算地縮放至任何形狀因子的基站架構一定會使設備制造商獲得回報。對于可擴展性而言，針對CI優(yōu)化的DSP比通用DSP更具優(yōu)勢，這是因為CI DSP通常包括RapidIO等高可擴展性高速串行接口。這種可擴展性的一個例子如圖1所示。

板級架構問題還隨著制造商的不同以及CI系統(tǒng)類型的不同有著很大不同。事實上，特定基站中的單個電路板可以充當截然不同的角色。一些板可能專門用于接收信號，而另一些板則用來發(fā)射信號。同一個系統(tǒng)中的另一個板可能執(zhí)行系統(tǒng)級操作管理和網絡控制。由于這種廣泛的功能范圍，因此系統(tǒng)內部電路板拓撲可能相差很大。環(huán)形結構、網狀架構、交換結構、星形和其它拓撲在業(yè)內都很普遍。

覆蓋在所有這些可變因素之上的是新特性、新功能和新業(yè)務的持續(xù)不斷的發(fā)展以及產業(yè)標準的不斷發(fā)展。沒有一定程度的適應性，新的基站設計可能在引進之后很快就過時。與比較適合通用信號處理的普通DSP不同的是，專門針對基站和其它CI系統(tǒng)優(yōu)化的DSP將具有確保其適應不同的空中接口、形狀因子、盒級架構和板級架構以及正在進行的開發(fā)的能力。

DSP適者生存

通過優(yōu)化其適應性，DSP在如今的CI市場中重獲新生。例如，可編程CI DSP具有支持數(shù)種空中接口的能力。由此，工程師可以側重于學習一個或者一系列的復雜DSP，而不是對每個空中接口采用不同的DSP，從而簡化了設計制造商的新產品開發(fā)過程。此外，在幾個基站平臺中兼容的DSP技術可以簡化制造商的技術支持和現(xiàn)場服務工作。

此外，DSP上的輸入/輸出資源對形狀因子、可擴展性及其能夠有效支持的架構范圍還有著較深的影響。與許多通常配備以太網和PCI Express等通用外圍接口的現(xiàn)成的DSP不同的是，針對CI優(yōu)化的DSP附帶串行RapidIO這樣的高速串行接口，這種接口可以用作直接的DSP到DSP互連或芯片到芯片互連，也可以用作背板總線。由于其固有的靈活性和高吞吐率，開放式標準RapidIO總線正日益成為下一代基站和其它CI系統(tǒng)中的關鍵能力。RapidIO互連由兩個或四個串行線路差分對組成，每個差分對的數(shù)據(jù)速率為3.125Gbps，而總潛在吞吐率超過12Gbps。由于配置RapidIO串行線路的靈活性，平臺的基本能力可以輕松地通過增加多個DSP來向上擴展，各種架構也可以通過重排串行芯片到芯片互連來進行配置(如圖2所示)。

除了包含RapidIO這樣的高速外圍接口之外，用于CI應用的DSP還包含選擇的加速器和協(xié)處理器，這些通常是你在現(xiàn)成的DSP中無法找到的。這些協(xié)處理器釋放了DSP內核以執(zhí)行其它功能。一般的DSP沒有這些無線加速器，因此將性能級別較低，并且耗費更多的處理周期并需要更多的代碼來執(zhí)行其功能。

像OBSAI/CPRI這樣的其它類型的高速接口通常無法在現(xiàn)成的DSP中找到，但是這些接口將在CI應用中變得越來越重要，這是因為它們提高了板上DSP的適應性，同時增強了系統(tǒng)吞吐能力。這些接口主要用于將天線接口數(shù)據(jù)連接至DSP以進行基帶處理。

不斷攀升的性能挑戰(zhàn)

越來越多的新無線用戶要求設施系統(tǒng)不斷提高語音和數(shù)據(jù)流量的性能級別。多年的DSP技術進步已使系統(tǒng)設計工程師可以僅僅通過給基站電路板增加更多DSP來提高性能。遺憾的是，這種策略有其局限性。電路板上的物理空間限制了板上可以放置的DSP數(shù)，同一個電路板上有過多DSP可能引發(fā)由功耗導致的散熱問題?；揪o湊的機架中的高溫會迅速降低電子器件的可靠性。

與其它多核DSP處理器不同的是，CI應用專用的多核DSP加入了節(jié)能機制，可以最大限度地降低散熱。這就允許相同的空間具有更高的吞吐性能，并且可以降低系統(tǒng)過熱的風險。此外，專為CI系統(tǒng)設計的一些DSP還附帶功率和性能監(jiān)控功能。

DSP芯片本身可以控制系統(tǒng)的工作溫度，并且無需犧牲吞吐性能，它可以降低其內核電壓以減少功耗和散熱。這就使得CI DSP可以在以預定的性能級別工作的同時保持總功率預算在控制范圍內。

此外，還有一些CI DSP具有片上協(xié)處理器，其中的某些協(xié)處理器可以執(zhí)行非常特殊的無線通信任務。例如，用于語音處理的Viterbi協(xié)處理器正在證明它們非常有用，面向數(shù)據(jù)的協(xié)處理器可以加快數(shù)據(jù)流量。通過從主DSP內核卸載這些任務，協(xié)處理器能夠提高器件的數(shù)據(jù)吞吐率，同時為更多的重要功能保留內核DSP資源。此外，專用協(xié)處理器還執(zhí)行像某些空中接口的接收加速這樣的功能。其中一種這樣的接收加速器接受W-CDMA天線信號，并對數(shù)據(jù)執(zhí)行大量相關處理，然后將其轉發(fā)給DSP。

隨著專用協(xié)處理器功能集成到CI DSP中，需要分立器件執(zhí)行這些任務的要求已經減少了。例如，在許多基站設計中，ASIC或FPGA一般在DSP旁邊部署，以處理輔助任務。在某些情況下，針對CI優(yōu)化的DSP可以執(zhí)行這些任務，因此降低了芯片數(shù)和總系統(tǒng)成本。將這種趨勢進一步延伸，針對CI應用的一些DSP已進行優(yōu)化以執(zhí)行網絡控制工作，從而不再需要一般專用于這些功能的通用微處理器或者RISC處理器。

快速的軟件方式

專門針對CI應用的DSP的軟件環(huán)境和架構對系統(tǒng)的吞吐性能、總開發(fā)成本和上市時間也有著極大的影響。新的或者增強的指令一般被集成到CI DSP中，以獲得特定于無線通信的某些重復功能。例如，新的指令集架構(ISA)可以通過加快其符號率、芯片速率和矩陣算術處理來提高基站中的DSP性能。先進的ISA還可以通過實現(xiàn)密度更高的電路板來降低系統(tǒng)的每通道成本。有效的ISA可以降低系統(tǒng)軟件代碼的大小，從而減少專用于外部存儲器的板空間，或者為關鍵任務數(shù)據(jù)釋放存儲容量(如圖3所示)。通用DSP的確可以通過編程來執(zhí)行通信功能，但是如果沒有特定于CI的ISA，與具有CI ISA的經過優(yōu)化的DSP相比，在一般DSP上運行的相同功能將需要3~4倍的指令、更多的代碼空間和更長的編程時間。

除了針對CI應用的ISA之外，一些供應商還提供專門針對DSP優(yōu)化的CI功能例程庫。通過一個命令，這些例程可以執(zhí)行以前需要單獨執(zhí)行的多個功能，同時又減少了代碼大小并且提高了性能。

一代CI DSP與下一代CI DSP之間的軟件連貫性也對開發(fā)周期和新CI系統(tǒng)的上市時間有極大影響。為了維持合理的開發(fā)成本，一個DSP的多數(shù)軟件必須進行遷移并在下一代器件中重復使用。

針對CI進行優(yōu)化

由于CI市場的各種錯綜特征、復雜性和特別要求，大多數(shù)通用DSP都不再是無線基站等應用中針對CI優(yōu)化的DSP。在要求較高的設施系統(tǒng)中部署現(xiàn)成的DSP將需要制造商額外的設計工作，從而導致系統(tǒng)上市時間的延長。但是同樣重要的是，它們還可以通過適當?shù)募铀倨鳌⒏咚賰炔績却?、通信協(xié)處理器、復雜的CI特定軟件和許多其它功能提供一組完整的外圍接口和內存接口，從而精簡系統(tǒng)開發(fā)過程并加快高吞吐能力系統(tǒng)的交付。