基于DSP的數(shù)字鎖相技術(shù)

1 數(shù)字鎖相的算法
實(shí)現(xiàn)相位跟蹤的辦法很多，一種方法是用市電電壓作為同步信號(hào)，這種方法實(shí)現(xiàn)比較簡(jiǎn)單，可以在極短的時(shí)間內(nèi)鎖定相位，但由于市電電壓不是標(biāo)準(zhǔn)的正弦波。將會(huì)使頻率發(fā)生偏差。常用的鎖相方式是將相位差轉(zhuǎn)變?yōu)殡妷海儆眠@個(gè)電壓去控制一個(gè)壓控振蕩器來(lái)實(shí)現(xiàn)的。模擬鎖相(APLL)和數(shù)字鎖相(DPLL)的基本結(jié)構(gòu)是類似的，包括鑒相器(PD)、低通濾波器、壓控／數(shù)控振蕩器(VCO／DC0)和分頻器4個(gè)部分，如圖1所示。數(shù)字鎖相的實(shí)現(xiàn)有很多種方法，比如單周期數(shù)字PLL的控制等。

對(duì)于UPS來(lái)說(shuō)，基本的鎖相電路可以得到一個(gè)與輸入電壓相位頻率一致的信號(hào)真φo，然后以信號(hào)φo去調(diào)節(jié)逆變器的參考正弦波電壓信號(hào)。其結(jié)果是，輸出電壓可以和輸入電壓保持頻率一致，但有一個(gè)固定的相位差。這是因?yàn)槭苣孀兤鞑蓸迎h(huán)節(jié)、校正環(huán)節(jié)、輸出濾波器及負(fù)載等很多因素的影響所致。本文所采用的PLL的結(jié)構(gòu)如圖2中虛線框內(nèi)所示，輸入相位信φi為市電相位，反饋相位信號(hào)φc為逆變器輸出電容電壓相位。

鑒相器輸出一個(gè)與相位差成比例關(guān)系的結(jié)果，比例系數(shù)為Kd，則有

濾波器的脈沖傳遞函數(shù)設(shè)為F(z)，可以采用巴特沃思、契比雪夫等濾波器，也常使用比例積分環(huán)節(jié)或其他環(huán)節(jié)來(lái)代替低通濾波器。本文采用的是一個(gè)比例積分環(huán)節(jié)，即

這里，數(shù)控振蕩器是借用了通常習(xí)慣使用的名稱，實(shí)際上并沒(méi)有一個(gè)振蕩的部件，而是一個(gè)比例放大環(huán)節(jié)，φf(shuō)比例放大后與輸入信號(hào)周期(Tin)相加得到鎖相輸出信號(hào)周期To=Tin+Koφf(shuō)，輸出相位為φ=Koφf(shuō)設(shè)鎖相環(huán)外部的環(huán)節(jié)脈沖傳遞函數(shù)為G(z)，則整個(gè)系統(tǒng)的脈沖傳遞函數(shù)為

在這個(gè)UPS中，由實(shí)際電路和程序確定C(z)的表達(dá)式是比較困難的，設(shè)計(jì)的時(shí)候可以根據(jù)逆變器的仿真結(jié)果近似確定G(z)為一個(gè)延時(shí)很小的遲滯環(huán)節(jié)或者干脆忽略其影響。

2 用DSP實(shí)現(xiàn)的數(shù)字鎖相
鎖相的環(huán)節(jié)中只有鑒相器的相位檢測(cè)是由硬件電路完成，其它均在DSP中由軟件實(shí)現(xiàn)。相位檢測(cè)的電路如圖3所示，比較器U2B和外圍的一些元器件構(gòu)成了一個(gè)帶回差的過(guò)零比較器?；夭畹拇笮≈饕Q于抗干擾考慮，逆變器開(kāi)關(guān)時(shí)對(duì)控制電路的干擾是非常嚴(yán)重的，要求回差取得較大為好，但過(guò)大的回差會(huì)造成相位檢測(cè)誤差增大，所以，回差大小的選擇需要折巾考慮。實(shí)際電路中。過(guò)零附近由于干擾的存在，輸出為一段電平在“0”和“1”之間反復(fù)高頻翻轉(zhuǎn)的信號(hào)，所以，在程序的相位檢測(cè)中需要進(jìn)行去抖動(dòng)的處理。
頻率的大小在程序中是由兩次過(guò)零信號(hào)之間的計(jì)數(shù)值來(lái)確定的，也就是用汁數(shù)值來(lái)表示的周期值。計(jì)數(shù)在每個(gè)中斷周期進(jìn)行一次，每個(gè)計(jì)數(shù)的單位代表50μs，20ms為400個(gè)計(jì)算單位，相位差也是由計(jì)數(shù)得到。程序在進(jìn)行鎖相之前要判斷市電的頻率是否在正常的范圍內(nèi)，如果超出了范圍，則不跟蹤市電而使用自己的振蕩頻率來(lái)確定逆變器的輸出頻率，這時(shí)候逆變器輸出頻率是精度很高的50Hz，但不允許進(jìn)行旁路切換的操作。為了防止逆變器輸出頻率過(guò)大或者過(guò)小，必須對(duì)輸出周期的計(jì)算結(jié)果進(jìn)行幅度限制。同時(shí)也應(yīng)該限制凋整幅度的大小，以避免輸出頻率的劇烈變化。

PLL子程序的最后還包括了圖2中的參考波形發(fā)生部分，整個(gè)的程序流程如圖4所示。

3 實(shí)驗(yàn)結(jié)果
用以上的方法在TMS320F240中實(shí)現(xiàn)了逆變器輸出與市電輸入的鎖相，鎖相的結(jié)果由TDS210型示波器拍得，如圖5所示。圖5中幅度較高的2為逆變器輸出電壓波形，用100：1的探頭測(cè)得，幅度較低的1為輸入市電波形，是用500：1的差分探頭同時(shí)測(cè)得(由于示波器沒(méi)有500：1的探頭設(shè)置．測(cè)量時(shí)此通道當(dāng)作是1：1的探頭，所以，實(shí)際上波形1的對(duì)應(yīng)的示波器量度為250V／div，而不是圖中所顯示的500mV／div)。
從圖5可以清楚地看到鎖相的過(guò)程，初始的時(shí)候逆變器輸出相位超前于市電，所以，用比較大的輸出周期來(lái)逐步鎖定輸入電壓相位，鎖定之后則以輸入電壓相同的周期輸出，實(shí)現(xiàn)了同頻同相。

4 結(jié)語(yǔ)
本文分析和討論了逆變器中的數(shù)字鎖相技術(shù)，并用DSP實(shí)現(xiàn)了逆變器的數(shù)字鎖相，從實(shí)驗(yàn)波形可以看出，該方法較好地解決了電壓同步鎖相的問(wèn)題，電路結(jié)構(gòu)簡(jiǎn)單。