一種新型DSP（TS101）中的鏈路DMA

關(guān)鍵詞：TS101；鏈路DMA；TCB；轉(zhuǎn)發(fā)

１　引言

雷達(dá)處理過程中大量復(fù)雜信號的處理算法要求信號處理機(jī)具有每秒超過百億次的浮點運算能力，如此高的速度在目前的技術(shù)條件下無法用單片ＤＳＰ實現(xiàn)，需要采用多片并行處理技術(shù)才能滿足處理速度的需求。ＴＳ１０１處理器是Ａｎａｌｏｇ Ｄｅｖｉｃｅｓ公司推出的一種新型高速實時數(shù)字信號處理芯片（ＤＳＰ），其峰值運算能力可達(dá)１８億次／秒。ＴＳ１０１采用改進(jìn)的靜態(tài)超標(biāo)量流水結(jié)構(gòu)，適用于構(gòu)成各種不同的并行多處理器系統(tǒng)，可以較好的滿足雷達(dá)信號處理的要求。在多片ＤＳＰ組成的并行系統(tǒng)中，鏈路口應(yīng)用得到了越來越多的重視，各ＤＳＰ間可通過鏈路口互連解決多處理器之間共同占用總線所產(chǎn)生的數(shù)據(jù)通信瓶頸問題，增強(qiáng)處理器之間的通信能力。鏈路ＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）是在處理器內(nèi)核不干預(yù)情況下的后臺高速數(shù)據(jù)傳送機(jī)制，其傳輸方式靈活，不占用內(nèi)核的處理時間，因而在雷達(dá)信號的并行實時處理系統(tǒng)中尤為重要。本文對ＴＳ１０１中鏈路口的ＤＭＡ傳輸方式進(jìn)行了探討。

２ ＴＳ１０１的鏈路口及鏈路ＤＭＡ傳輸

２．１ 鏈路口

ＴＳ１０１是高性能１２８ｂｉｔ浮點數(shù)字信號處理器（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ?ＤＳＰ）?有四個鏈路口。每個鏈路口由發(fā)送器和接收器兩部分組成，每部分都有一個１２８ｂｉｔ的移位寄存器和一個１２８ｂｉｔ的緩沖寄存器，其結(jié)構(gòu)如圖１所示。每個鏈路口均有８ｂｉｔ數(shù)據(jù)線和ＬｘＣＬＫＩＮ、ＬｘＣＬＫＯＵＴ和ＬｘＤＩＲ（ｘ為鏈路口序號０～３）三個控制引腳，可支持多片ＴＳ１０１處理器間點對點的雙向數(shù)據(jù)傳送。其中ＬｘＤＩＲ 用來指示鏈路口的數(shù)據(jù)流向。ＬｘＣＬＫＩＮ和ＬｘＣＬＫＯＵＴ為鏈路口的時鐘／確認(rèn)握手信號。數(shù)據(jù)發(fā)送時，ＬｘＣＬＫＯＵＴ為時鐘信號，ＬｘＣＬＫＩＮ為確認(rèn)信號；數(shù)據(jù)接收時，ＬｘＣＬＫＩＮ為時鐘信號，ＬｘＣＬＫＯＵＴ為確認(rèn)信號。發(fā)送數(shù)據(jù)時，首先傳輸四字?jǐn)?shù)據(jù)到鏈路發(fā)送緩沖寄存器ＬＢＵＦＴｘ，再將其復(fù)制到移位寄存器（若移位寄存器為空，此時ＬＢＵＦＴｘ可被寫入新的數(shù)據(jù)），然后以字節(jié)的形式發(fā)送出去（先發(fā)送低字節(jié)），每個字節(jié)在鏈路時鐘的上升沿和下降沿被驅(qū)動和鎖存（ＳＨＡＲＣ系列ＤＳＰ只在一個時鐘沿驅(qū)動數(shù)據(jù)）。接收器的移位寄存器為空時，系統(tǒng)將開始接收發(fā)送方傳輸?shù)臄?shù)據(jù)并將其送入移位寄存器，同時驅(qū)動ＬｘＣＬＫＯＵＴ為低。當(dāng)整個四字到齊后，如果接收緩沖寄存器ＬＢＵＦＲｘ為空，系統(tǒng)會將四字?jǐn)?shù)據(jù)從移位寄存器復(fù)制到ＬＢＵＦＲｘ，并在數(shù)據(jù)被取走后驅(qū)動其ＬｘＣＬＫＯＵＴ為高，以告訴發(fā)送方接收緩沖寄存器為空，可以準(zhǔn)備接收新數(shù)據(jù)。發(fā)送方檢測到ＬｘＣＬＫＩＮ為高后立即進(jìn)行下一次傳輸。所有的鏈路口都可用于ＴＳ１０１處理器的引導(dǎo)（ＳＨＡＲＣ系列只固定某個鏈路口引導(dǎo)）。然而應(yīng)當(dāng)注意：ＴＳ１０１處理器的鏈路口與ＳＨＡＲＣ系列的ＤＳＰ是不兼容的。

２．２ 鏈路ＤＭＡ

鏈路ＤＭＡ是在處理器內(nèi)核不干預(yù)的情況下，后臺通過鏈路口高速傳送數(shù)據(jù)的一種機(jī)制。ＴＳ１０１有４個鏈路口，每個鏈路口有兩個ＤＭＡ通道（一個接收ＤＭＡ通道和一個發(fā)送ＤＭＡ通道），圖２所示是ＴＳ１０１中ＤＭＡ控制器的示意圖。利用ＴＳ１０１的片上ＤＭＡ控制器能通過８個專用的鏈路ＤＭＡ通道進(jìn)行各處理器間多種類型的ＤＭＡ傳輸。

要利用鏈路ＤＭＡ在各ＴＳ１０１處理器之間進(jìn)行通信，必須對鏈路口及其ＤＭＡ寄存器進(jìn)行正確的設(shè)置。其一般過程為：設(shè)置鏈路控制寄存器ＬＣＴＬｘ（ＳＨＡＲＣ系列ＤＳＰ一旦設(shè)置該寄存器就啟動ＤＭＡ）使能鏈路口ｘ接收或發(fā)送，寫鏈路ＤＭＡ的發(fā)送或接收ＴＣＢ（傳輸控制塊）寄存器ＤＣｙ（其中ｙ＝４～１１，當(dāng)ｙ＝４～７時，ＤＣｙ分別為鏈路口０～３的發(fā)送ＤＭＡ通道ＴＣＢ寄存器，當(dāng)ｙ＝８～１１時，ＤＣｙ分別為鏈路口０～３的接收ＤＭＡ通道ＴＣＢ寄存器），同時啟動ＤＭＡ。ＴＣＢ寄存器是一個１２８位的寄存器，它包括四個３２位寄存器，分別為ＤＩ、ＤＸ、ＤＹ和ＤＰ，ＤＩ是傳輸數(shù)據(jù)的起始地址；ＤＸ包括兩個１６位寄存器：地址修正寄存器和傳輸數(shù)據(jù)個數(shù)寄存器；ＤＹ與ＤＸ寄存器相同，可用于二維ＤＭＡ，在一維ＤＭＡ傳輸時，可將其設(shè)置為零；ＤＰ用于控制ＤＭＡ傳輸方式。鏈路ＤＭＡ傳輸可由ＴＣＢ ＤＰ寄存器的ＴＹ域定義。ＤＭＡ數(shù)據(jù)傳輸結(jié)束會產(chǎn)生相應(yīng)的鏈路ＤＭＡ中斷。如果該中斷沒有被屏蔽，也可以進(jìn)入中斷服務(wù)程序（其入口地址存放在中斷向量寄存器ＩＶＤＭＡｙ中）以完成其它功能。

鏈路ＤＭＡ傳輸主要有以下兩種形式：

（１） 鏈路口與內(nèi)／外部存儲器之間的數(shù)據(jù)傳輸

從鏈路口向內(nèi)／外部存儲器傳送數(shù)據(jù)，實際上是在鏈路口接收數(shù)據(jù)，再把接收到的數(shù)據(jù)存儲到內(nèi)部或外部存儲器中。因此必須編程接收ＴＣＢ塊。一旦ＤＳＰ的鏈路口接收到數(shù)據(jù)，它將請求內(nèi)部總線啟動一個ＤＭＡ傳輸。

從內(nèi)／外部存儲器向鏈路口傳送數(shù)據(jù)，實際上是鏈路口從內(nèi)部或外部存儲器讀取數(shù)據(jù)，再把數(shù)據(jù)由鏈路口發(fā)送出去。因此必須編程發(fā)送ＴＣＢ塊。ＤＭＡ啟動后，一旦鏈路緩沖器不滿，它將向內(nèi)部或外部存儲器請求數(shù)據(jù)。這時，如果ＤＭＡ可以占用內(nèi)部或外部數(shù)據(jù)總線，那么，系統(tǒng)便可將數(shù)據(jù)從存儲器傳送到鏈路口并發(fā)送出去。

接收（發(fā)送）ＴＣＢ的程序配置將在本文稍后進(jìn)行說明。

（２）從一個鏈路口向另一鏈路口傳輸數(shù)據(jù)

通常，ＳＨＡＲＣ系列的ＤＳＰ用鏈路口傳輸數(shù)據(jù)時，發(fā)送和接收鏈路口分別在兩個ＤＳＰ上。其中作為發(fā)送方的鏈路口編程發(fā)送ＴＣＢ，作為接收方的鏈路口編程接收ＴＣＢ。但對ＴＳ１０１而言，發(fā)送和接收鏈路口可以設(shè)在同一片ＤＳＰ上，從一個鏈路口向另一個鏈路口傳送數(shù)據(jù)時，如鏈路口ａ把接收的數(shù)據(jù)送向鏈路口ｂ。應(yīng)把ａ的接收ＴＣＢ寄存器的ＤＩ設(shè)置成ｂ的鏈路發(fā)送緩沖寄存器的存儲器映射地址，再把ＤＸ設(shè)置成０。ａ收到數(shù)據(jù)后，由ＤＭＡ請求內(nèi)部總線開始傳輸，將數(shù)據(jù)從請求ＤＭＡ服務(wù)的鏈路口ａ傳送到鏈路口ｂ。這種鏈路口間的數(shù)據(jù)傳送方式大大減輕了片內(nèi)存儲器的負(fù)擔(dān)，因為它不占用中間節(jié)點處理器的片內(nèi)存儲資源就把數(shù)據(jù)傳送出去了，這種ＴＳ１０１特有的鏈路傳輸方式比ＳＨＡＲＣ系列ＤＳＰ應(yīng)用更靈活。如果鏈路傳輸?shù)臄?shù)據(jù)在內(nèi)存中不是一段數(shù)據(jù)，而是多段數(shù)據(jù)，也可以用鏈?zhǔn)剑模停粱蚨SＤＭＡ進(jìn)行傳輸，限于篇幅，本文不作詳述。

２．３ 鏈路ＤＭＡ程序舉例

下面給出鏈路口與內(nèi)部存儲器之間進(jìn)行ＤＭＡ傳輸?shù)膮?shù)設(shè)置及傳輸過程。該程序段先讓數(shù)據(jù)從鏈路口０傳送到內(nèi)部存儲器，等傳完后，再把數(shù)據(jù)從內(nèi)部存儲器傳送到鏈路口０的ＤＭＡ。其系統(tǒng)連接方式如圖３所示。

．ｓｅｃｔｉｏｎ ｐｒｏｇｒａｍ；

……………… ／／ 設(shè)置ＩＭＡＳＫ寄存器，打開或關(guān)閉相應(yīng)中斷

ｊ０ ＝ ｊ３１＋_ｄｍａ_ｉｎｔ;; ／／ ｄｍａ ｉｎｔ為中斷服務(wù)程序入口

ＩＶＤＭＡ４ ＝ ｊ０;; ／／ 如需要應(yīng)用ＤＭＡ完成中斷，則設(shè)置ＤＭＡ中斷矢量寄存器，存放

ＩＶＤＭＡ８ ＝ ｊ０;; ／／ 中斷服務(wù)程序入口地址，ＩＭＡＳＫ中也應(yīng)打開相應(yīng)ＤＭＡ中斷

ｘｒ８ ＝ Ｎ;； ／／ 傳輸數(shù)據(jù)值

ｘｒ９ ＝ ｌｓｈｉｆｔ ｒ８ ｂｙ １６;;

ｘｒ１０ ＝ ４;; ／／ 步長

ｘｒ４ ＝ｌｉｎｋ_ｄａｔａ_ｒｘ;; ／／目的地址

ｘｒ５ ＝ ｒ９ ｏｒ ｒ１０;; ／／ ００００００００００１００００００００００００００００００１００

ｘｒ６ ＝ ０ｘ００００００００;; ／／非二維ＤＭＡ，設(shè)為零

ｘｒ７ ＝ ０ｘ４７００００００;; ／／ 設(shè)為內(nèi)部存儲器與鏈路口之間的傳輸

ｘｒ０ ＝ ０ｘ０００００４ＤＡ??

ＬＣＴＬ０ ＝ ｘｒ０;; ／／ 設(shè)置ｌｉｎｋ０控制位,始能鏈路的接收和發(fā)送，同時清空鏈路緩沖

ＤＣ８ ＝ ｘｒ７:４;; ／／ 啟動 Ｌｉｎｋ０接收ＤＭＡ通道８

ｉｄｌｅ;; ／／ 等候中斷

ｘｒ４ ＝ ｌｉｎｋ_ｄａｔａ_ｒｘ;; ／／ ｘｒ４：內(nèi)部存儲器中的源指針

ＤＣ４ ＝ ｘｒ７:４;; ／／ 啟動Ｌｉｎｋ０發(fā)送ＤＭＡ通道４

ｉｄｌｅ;; ／／ 等中斷

…………

３ 鏈路口ＤＭＡ的應(yīng)用

以下以某雷達(dá)信號處理系統(tǒng)為例，具體講述鏈路口轉(zhuǎn)發(fā)功能的應(yīng)用，其系統(tǒng)框圖如圖４所示。

３．１ 硬件設(shè)計

雷達(dá)信號的實時性和連續(xù)性要求處理系統(tǒng)應(yīng)具有較高的數(shù)據(jù)處理能力。所以設(shè)計時采用多片ＤＳＰ來構(gòu)成并行處理系統(tǒng)以提高系統(tǒng)的數(shù)據(jù)處理能力。同時為了保證系統(tǒng)的數(shù)據(jù)吞吐能力，采用了數(shù)據(jù)入口和出口分開的方法，并選用ＴｉｇｅｒＳＨＡＲＣ系列ＤＳＰ ＴＳ１０１作為處理系統(tǒng)的核心單元，系統(tǒng)中的各ＤＳＰ分別用于接收處理位于不同時間段的雷達(dá)回波信號。為了使各ＤＳＰ協(xié)調(diào)工作，ＤＳＰ之間的通信是必不可少的，本系統(tǒng)采用共享總線的分布式結(jié)構(gòu)使各ＤＳＰ之間可采用多種途徑進(jìn)行通信。其系統(tǒng)框圖如圖４所示，這里只對“母板模塊”鏈路的應(yīng)用進(jìn)行詳述。

為了信號處理板的通用性和靈活性，設(shè)計時用四片ＤＳＰ組成共享總線結(jié)構(gòu)子板。各ＤＳＰ間用鏈路口點對點環(huán)形相連，并將各信號線通過ＰＭＣ插槽引出與母板通信，圖５是其硬件框圖。母板上放置兩塊子板，兩塊子板用子板各ＤＳＰ剩下的鏈路（ＴＳ１０１有四個鏈路口）互連，留出一個鏈路口以備它用?與定時接口板和ＡＤ板通信?。母板用ＣＰＬＤ進(jìn)行邏輯控制，并用ＦＩＦＯ進(jìn)行數(shù)據(jù)緩沖。Ａ子板以中斷觸發(fā)方式輪流接收ＡＤ采樣數(shù)據(jù)，４片ＤＳＰ以輪轉(zhuǎn)方式對每個發(fā)射脈沖的回波信號進(jìn)行脈壓處理。由于前端ＡＤ送來的數(shù)據(jù)頻繁占用總線，因此鏈路口間的ＤＭＡ傳送為各ＤＳＰ間的通信提供了極大的方便。由于系統(tǒng)處理時間限制，Ａ子板上各ＤＳＰ需將每個脈沖脈壓后的結(jié)果按時間分成四段，并通過鏈路口送往Ｂ子板中的各個ＤＳＰ，Ｂ子板各ＤＳＰ集齊所需處理的脈沖數(shù)后會同時完成各距離門的ＭＴＤ處理。由于本系統(tǒng)處理的數(shù)據(jù)量比較大，在兩塊子板間傳輸數(shù)據(jù)時，不希望增大每個鏈路傳輸?shù)膲毫Γㄒ裕粒睘槔?，不希望Ａ１將?shù)據(jù)全部傳送到Ｂ１，再由Ｂ１分發(fā)給Ｂ２、Ｂ３和Ｂ４），轉(zhuǎn)而借助不同的ＤＳＰ將數(shù)據(jù)轉(zhuǎn)發(fā)到Ｂ子板各ＤＳＰ（仍以Ａ１為例，它處理的各脈沖的前兩段一部分經(jīng)Ｂ２轉(zhuǎn)發(fā)給Ｂ１，一部分留給Ｂ１；第三段經(jīng)Ａ４轉(zhuǎn)發(fā)給Ｂ３，第四段經(jīng)Ａ２轉(zhuǎn)發(fā)給Ｂ４）。此時，利用鏈路口的轉(zhuǎn)發(fā)功能，數(shù)據(jù)包就可在該網(wǎng)絡(luò)狀多ＤＳＰ系統(tǒng)中不間斷地傳輸，而不占用中間ＤＳＰ節(jié)點的存儲器資源，從而減輕了鏈路壓力，同時也為數(shù)據(jù)傳輸?shù)姆€(wěn)定性和實時性提供了保障。

３．２ 軟件設(shè)計

以Ａ１經(jīng)Ｂ２轉(zhuǎn)發(fā)到Ｂ１為例，假設(shè)Ａ１的鏈路口１與Ｂ２的鏈路口２相連，Ｂ２的鏈路口３與Ｂ１的鏈路口０相連（此處鏈路連接方法只為說明鏈路轉(zhuǎn)發(fā)程序的設(shè)置，實際系統(tǒng)中此種方法的編程十分復(fù)雜）。在軟件設(shè)計時，由Ａ１設(shè)置發(fā)送ＴＣＢ寄存器，啟動內(nèi)部存儲器到鏈路口的ＤＭＡ，然后通過ＤＭＡ通道５發(fā)送數(shù)據(jù)；由Ｂ１設(shè)置接收ＴＣＢ寄存器，并啟動鏈路口到內(nèi)部存儲器的ＤＭＡ，并通過ＤＭＡ通道８接收數(shù)據(jù)；Ｂ２只需設(shè)置接收ＴＣＢ寄存器，同時啟動鏈路口到鏈路口之間的ＤＭＡ，通過ＤＭＡ通道１０接收Ａ１傳出的數(shù)據(jù)。此時要注意的是，Ｂ２的ＴＣＢ寄存器的ＤＩ域必須指向Ｂ２鏈路口３的鏈路發(fā)送緩沖寄存器在存儲器中的映射地址（０ｘ１８０４Ｂ８），并將ＤＸ域設(shè)置為零，將ＤＰ的ＴＹ域設(shè)為００１。

圖5

另外，在ＤＭＡ的傳送過程中，接收ＤＳＰ ＤＭＡ通道不能比發(fā)送ＤＳＰ ＤＭＡ通道晚打開一定的時鐘周期，否則會出現(xiàn)丟數(shù)或錯數(shù)。為避免出現(xiàn)此種現(xiàn)象，可利用Ｂ２的鏈路口２中斷啟動Ｂ２的ＤＭＡ。具體方法如下?先由Ａ１啟動ＤＭＡ，當(dāng)Ｂ２的鏈路口２的接收緩沖寄存器收到前端發(fā)來的四字?jǐn)?shù)據(jù)后產(chǎn)生鏈路口中斷并進(jìn)入中斷服務(wù)程序，再在中斷服務(wù)程序中寫通道１０的ＴＣＢ寄存器，同時啟動接收ＤＭＡ，當(dāng)ＤＭＡ通道１０激活后，鏈路口２中斷消失，接著再應(yīng)用ＤＭＡ中斷服務(wù)程序清空鏈路緩沖，以便下一處理周期能夠應(yīng)用該中斷，從而正確接收數(shù)據(jù)。

４ 結(jié)束語

本文介紹了ＴＳ１０１的鏈路口及鏈路ＤＭＡ傳輸，闡述了鏈路ＤＭＡ的設(shè)置，同時結(jié)合實例說明了其特有的鏈路轉(zhuǎn)發(fā)功能和應(yīng)用方法。工程實踐表明：在并行多ＴＳ１０１系統(tǒng)中，充分利用鏈路口特性可保證數(shù)據(jù)傳輸可靠性，同時又可以解決多處理器之間共用總線所產(chǎn)生的Ｉ／Ｏ瓶頸問題，因此，增強(qiáng)了各處理器間的通信能力，提高了系統(tǒng)的整體運行效率。