SiP：面向系統(tǒng)集成封裝技術

集成電路的發(fā)展在一定程度上可概括為一個集成化的過程。近年來發(fā)展迅速的SiP技術利用成熟的封裝工藝集成多種元器件為系統(tǒng)，與SoC互補，能夠?qū)崿F(xiàn)混合集成，設計靈活、周期短、成本低。

多年來，集成化主要表現(xiàn)在器件內(nèi)CMOS晶體管的數(shù)量，比如存儲器。隨著電子設備復雜程度的不斷增加和市場需求的迅速變化，設備制造商面臨的集成難度越來越大，開始采用模塊化的硬件開發(fā)，相應地在IC上實現(xiàn)多功能集成的需求開始變得突出。SoC在這個發(fā)展方向上走出了第一步。但受到半導體制造工藝的限制，SoC集成的覆蓋面有固定的范圍。隨著網(wǎng)絡與通信技術的普及，物理層前端硬件(模擬系統(tǒng))是多數(shù)系統(tǒng)中必要的組成，以SoC實現(xiàn)這類系統(tǒng)的單芯片集成有明顯困難。

封裝載體與組裝工藝

是構成SiP技術要素

構成SiP技術的要素是封裝載體與組裝工藝。前者包括PCB，LTCC，Silicon Submount(其本身也可以是一塊IC)。后者包括傳統(tǒng)封裝工藝(Wirebond和Flip Chip)和SMT設備。無源器件是SiP的一個重要組成部分，其中一些可以與載體集成為一體(Embedded，MCM-D等)，另一些(精度高、Q值高、數(shù)值高的電感、電容等)通過SMT組裝在載體上。SiP的主流封裝形式是BGA。就目前的技術狀況看，SiP本身沒有特殊的工藝或材料。這并不是說具備傳統(tǒng)先進封裝技術就掌握了SiP技術。由于SiP的產(chǎn)業(yè)模式不再是單一的代工，模塊劃分和電路設計是另外的重要因素。模塊劃分是指從電子設備中分離出一塊功能，既便于后續(xù)的整機集成又便于SiP封裝。電路設計要考慮模塊內(nèi)部的細節(jié)、模塊與外部的關系、信號的完整性(延遲、分布、噪聲等)。隨著模塊復雜度的增加和工作頻率(時鐘頻率或載波頻率)的提高，系統(tǒng)設計的難度會不斷增加，導致產(chǎn)品開發(fā)的多次反復和費用的上升，除設計經(jīng)驗外，系統(tǒng)性能的數(shù)值仿真必須參與設計過程。

優(yōu)化系統(tǒng)性能

提高集成度

與在印刷電路板上進行系統(tǒng)集成相比，SiP能最大限度地優(yōu)化系統(tǒng)性能、避免重復封裝、縮短開發(fā)周期、降低成本、提高集成度。對比SoC，SiP具有靈活度高、集成度高、設計周期短、開發(fā)成本低、容易進入等特點。SiP將打破目前集成電路的產(chǎn)業(yè)格局，改變封裝僅僅是一個后道加工廠的狀況。未來集成電路產(chǎn)業(yè)中會出現(xiàn)一批結(jié)合設計能力與封裝工藝的實體，掌握有自己品牌的產(chǎn)品和利潤。目前全世界封裝的產(chǎn)值只占集成電路總值的10%，當SiP技術被封裝企業(yè)掌握后，產(chǎn)業(yè)格局就要開始調(diào)整，封裝業(yè)的產(chǎn)值將會出現(xiàn)一個跳躍式的提高，這是我國發(fā)展有自主知識產(chǎn)權的先進封裝技術的良好時機。

SiP技術優(yōu)勢在無線通信中充分顯露

SiP技術可以應用到信息產(chǎn)業(yè)的各個領域，但目前研究和應用最具特色的是在無線通信中的物理層電路。商用射頻芯片很難以用硅平面工藝實現(xiàn)，使得SoC技術能實現(xiàn)的集成度相對較低，性能難以滿足要求。同時由于物理層電路工作頻率高，各種匹配與濾波網(wǎng)絡含有大量無源器件，SiP的技術優(yōu)勢就在這些方面充分顯示出來。目前SiP技術尚屬初級階段，雖有大量產(chǎn)品采用了SiP技術，其封裝的技術含量不高，系統(tǒng)的構成與在PCB上的系統(tǒng)集成相似，無非是采用了未經(jīng)封裝的芯片通過COB技術與無源器件組合在一起，系統(tǒng)內(nèi)的多數(shù)無源器件并沒有集成到載體內(nèi)，而是采用SMT分立器件。

在SiP這一名詞普及之前就已經(jīng)出現(xiàn)了多種單一封裝體內(nèi)集成的產(chǎn)品，歷史原因造成了這些產(chǎn)品至今還沒有貼上SiP的標簽。最早出現(xiàn)的模塊是手機中的功率放大器，這類模塊中可集成多頻功放、功率控制、及收發(fā)轉(zhuǎn)換開關等功能。另外三維多芯片的存儲模塊，邏輯電路與存儲電路的集成也處于這種情況。

集成度較高的是Bluetooth和802.11(b/g/a)。Philips公司的BGB202 Bluetooth SiP模塊除了天線之外，包含了基帶處理器和所有的物理層電路，其中一部分濾波電路就是用薄膜工藝實現(xiàn)的(但不是在SiP的載體中，而是以一個分立的無源芯片形式出現(xiàn)的)。整個模塊的外圍尺寸是7mm