SIP和SOC

 
繆彩琴1，翁壽松2 
(1．江蘇無錫機電高等職業(yè)技術學校，江蘇 無錫 214028；2．無錫市羅特電子有限公司，江蘇 無錫 214001) 

摘 要：本文介紹了SIP和SOC的定義、優(yōu)缺點和相互關系。SIP是當前最先進的IC封裝，MCP和SCSP是實現(xiàn)SIP最有前途的方法。同時還介紹了MCP和SCSP的最新發(fā)展動態(tài)。

關鍵詞：系統(tǒng)級封裝，系統(tǒng)級芯片，多芯片封裝，疊層芯片尺寸封裝

中圖分類號：TN305.94文獻標識碼：A文章編號：1681-1070(2005)08-09-04


1 前言

隨著用戶對電子系統(tǒng)或電子整機的要求日益高漲，電子系統(tǒng)或電子整機正在朝多功能、高性能、小型化、輕型化、便攜化、高速度、低功耗和高可靠方向發(fā)展。尤其要求消費類電子整機走出家門，如音響系統(tǒng)已變成Walkman、PC已轉變?yōu)楣P記本電腦、固定電話已轉變?yōu)槭謾C、電視機正在轉變?yōu)殡娨暿謾C等。由此可見，多功能和便攜式將成為電子系統(tǒng)和電子整機的重頭研發(fā)課題。為此，要求用于多功能、便攜式電子整機的IC必須多功能和微型化，目前IC是通過如下兩條途徑來滿足這個要求的。一是SOC(System-on-a-chip)，即系統(tǒng)級芯片，在一個芯片上集成數(shù)字電路、模擬電路、RF、存儲器和接口電路等多種電路，以實現(xiàn)圖像處理、語音處理、通訊功能和數(shù)據(jù)處理等多種功能。[1][8]二是SIP(System-in-a-package)，即系統(tǒng)級封裝，在一個封裝中組合多種IC芯片和多種電子元器件(如分立元器件和埋置元器件)，以實現(xiàn)與SOC同等的多種功能。2003年底推出的ITRS2003把SIP稱為第4次封裝革命，它是移動、無線應用推動下的革命性突破。[2]其他3次封裝革命為DIP、SMT和BGA。業(yè)界對SIP賦予的評價，稱SIP是SOC的替代技術，SIP具有更高的系統(tǒng)集成度，如臺聯(lián)電、索尼和英飛凌等公司高層領導認為，采用SOC不合算，SIP更為實際可行。SIP和SOC的關系是：SIP涵蓋SOC，SOC簡化SIP。目前SOC雷聲大、雨點小，由于SOC需要全新的系統(tǒng)設計理念、硬軟件協(xié)同設計、低功耗設計、設計復用(IP)核和設計驗證等，所以SOC存在投資大、成本高、上市慢和風險大等問題。

ITRS2003共有16章，其中第14章為組裝和封裝，它對2004年和以后幾年封裝業(yè)的需求和發(fā)展作了深入的分析。[2]首先，組裝和封裝對IC的影響進一步被業(yè)界認同，它是影響IC工作頻率、功耗、復雜度、可靠性和成本的重要因素；其次，半導體技術、封裝技術和系統(tǒng)技術之間的技術界線越來越模糊，如可編程系統(tǒng)級芯片(SOPC)廠商為了能讓客戶在其器件交付之前開發(fā)和驗證他們的器件，通常要求在第一個樣品交付前4～6個月的時間，整個器件的封裝就必須確定下來，包括引腳、電氣和熱性能等，這便于早期對電路板進行時限設計和驗證、信號完整性分析和功率換算等；第三，封裝設計師必須與芯片和系統(tǒng)設計師密切合作，協(xié)同設計，將集成電路要求和產品要求轉換成封裝指標。在協(xié)同設計期間，設計師可對產品進行高層次權衡，并確定產品體系結構、焊點／焊接塊位置和焊球圖。杰爾系統(tǒng)公司已采用一整套辦法來實施集成電路和封裝協(xié)同設計。

2 SIP的優(yōu)點及其實現(xiàn)途徑

通常高密度內存和模擬器件往往難以完全集成在SOC中，而SIP卻能將它們整合在一起，所以SIP是SOC的一種很好補充，它與SOC相比具有如下優(yōu)點：(1)可采用市售的商用電子元器件，降低產品制造成本；(2)上市周期短，風險?。?3)可采用混合組裝技術安裝各類IC和各類無源元件，這些元器件間可采用WB(引線鍵合)、FCB(倒裝焊)和TAB(載帶自動焊)互連；(4)可采用混合設計技術，為客戶帶來靈活性；(5)封裝內的元器件向垂直方向發(fā)展，可互相堆疊，極大地提高了封裝密度，節(jié)省封裝基板面積；(6)"埋置型無源元件"可集成到各類基板中，可避免大量分立元件；[3](7)能克服SOC所遇到的各種困難。正因為SIP具有上述優(yōu)點，其越來越受到業(yè)界的青睞，尤其在亞洲地區(qū)，如日本。目前EDA(電子設計自動化)系統(tǒng)日益成熟和普及，它能高效地進行芯片、封裝和電路板的協(xié)同設計，從而加速SIP的實施和發(fā)展。

目前已量產的SIP組裝著如下幾種IC芯片和其他元器件，如SRAM+閃存、DRAM+ASFC+閃存、SRAM+閃存／閃存+閃存、DSP+SRAM+閃存、ASIC+SRAM+閃存、ASIC+DSP、ASIC+ASIC+存儲器(2)、數(shù)字IC+R+L+C等等，如日立321線堆疊MCP含門陣列+門陣列+FSRAM，185線堆疊MCP含閃存+MSRAM+DSP。實現(xiàn)SIP的方法有多種，最具發(fā)展前途的有兩種：一是MCP(Multi-chip package)，即多芯片封裝；二是SCSP(Stacked chip size package)，即疊層芯片尺寸封裝。

上世紀90年代后期美國佐治亞理工學院PRC封裝研究室主任Rao R．Tummala教授提出了一種典型的SIP結構--單級集成模塊(SLIM：Singal Level Integrated Module)。[3]它將各類IC芯片和器件、光電器件、無源元件、布線和介質層都組裝在一個封裝系統(tǒng)內，即將原來的三個封裝層次(一級芯片封裝--二級插板／插卡封裝--三級基板封裝)濃縮在一個封裝層次內，極大地提高了封裝密度和封裝效率(所有Si芯片面積／基板面積)，SLIM的封裝效率可達80％以上，而DIP僅達2％，QFP達7％，BGA達20％，CSP／MCM達45％。這是因為在SLIM中，各類分立元器件都埋置于基板或介質中，無需占用基板表面積；采用無源元件集成以及薄膜微細布線層結構，便于各類IC芯片能在基板頂層采用FCB方法緊靠在一起。將基板納入封裝解決方案中，使原本復雜的工作簡化了，如讓某客戶的基板從18層減少至12層，因而基板可節(jié)約200美元的制造成本。PRC封裝研究室的成員來自歐美各同49個公司，每年投資九千萬美元。2008年目標為SLIM封裝效率、性能和可靠性提高10倍，尺寸和成本均有下降。2010年目標是布線密度達6000cm／cm2，熱密度達100W／cm2，元器件密度達5000／cm2，I／O密度達3000／cm2。

2004年5月總部設在新加坡的封裝測試供應商STATS推出CSMP(Chip Size Module Package)技術，它的特點是直接將無源元件集成到Si材料的基板，實現(xiàn)SIP模塊化。無源元件包括電阻、電容、電感、濾波器、平衡-非平衡變壓器、開關和連接器等。它可獲得模擬和數(shù)字功能的最優(yōu)化，使無源和有源元件分別采用不同的制程，最后在同一基板上實現(xiàn)SIP。[9]2004年比利時FMEC微電子研究中心在SIP方面作出多種創(chuàng)新，如三維堆疊式系統(tǒng)立方體(SIC)封裝，采用標準尺寸1cm3的功能模塊堆疊構成無線通信系統(tǒng)，包括無線、開關、無線收發(fā)、數(shù)字處理、電源管理和低噪聲功率放大器等。SIC封裝已用于可穿戴式醫(yī)療儀器，如無線腦電圖監(jiān)視器，病人可不住院獲得動態(tài)腦電圖信息。[9]

3 MCP(Multi-chip Package)

MCP可看成從傳統(tǒng)厚膜混合電路的多芯片組件（MCM：Mutil-ship Module）的延伸，混合電路/MCM技術已有20多年的歷史，他們都能處理多芯片，通過縮短芯片間的互連來提高其性能，降低電感和電容，較少串擾，降低功耗。但是，隨著手機等便攜式電子產品的迅速發(fā)展，對內存、DRAM的容量要求越來越高，這樣混合電路/MCM的弱點日漸暴露，如封裝成本較高，難以用于高性能、降低成本的便攜式消費類電子產片，所以MCP應運而生。[4]目前手機、PDA、數(shù)字電視、機頂盒、網絡通信產品和數(shù)碼相機等已開始采用各種MCP產品，它可將DRAM、閃存和SRAM等不同規(guī)格和不同尺寸的芯片封裝在單一模塊中，并采用混合技術，將2~8個芯片堆疊在低成本的基板上，顯示出生產前置時間短、制造成本低、低功耗、高數(shù)據(jù)傳輸速率和占用空間小等優(yōu)勢。據(jù)isuppli預測，全球2001~2008年MCP內存銷量年復合增長率為23.6%，銷售額年復合增長率為25%，見表1。2004年全球MCP內存銷量達3.28億塊，比上年增長56%，銷售額達42.18%億美元，比上年增長76.5%；2005年銷量達4.13億塊，比2004年增長15.5%。[5]目前MCP內存在手機中應用最多，一般中低端手機采用SRAM和閃存組裝在一起的MCP內存，圖1給出采用MCP內存的情況，它與分離架構的比例逐漸增大。[6]隨著芯片減薄技術的改進，使MCP中的芯片越疊越多，富士通利用超薄晶圓工藝和先進的多芯片封裝技術，推出高密度的8個芯片堆疊的MCP RAM 存儲器，見圖2，[4]其容量達1GB，芯片厚度25μm,MCP尺寸8