分立式SOC：漸進(jìn)式發(fā)展與嚴(yán)峻挑戰(zhàn)

 
 
過去三十年來，實(shí)現(xiàn)真正的片上系統(tǒng) (SoC) 的理念一直是半導(dǎo)體業(yè)界孜孜以求的神圣目標(biāo)。 

我們已經(jīng)取得了巨大成就，但依然任重而道遠(yuǎn)。 

用數(shù)字電路實(shí)現(xiàn)模擬與 RF 是真正的挑戰(zhàn)，因?yàn)樗蟛煌?nbsp;IC 工藝。模擬、數(shù)字與 RF 集成已成為現(xiàn)實(shí)--藍(lán)牙芯片就是很好的例證。但與 SOC 的最終目標(biāo)相比，這只是模擬與 RF 電路相對(duì)不太復(fù)雜的定制設(shè)計(jì)而已。 

考慮到芯片集成仍難以實(shí)現(xiàn)，定義另一概念是相當(dāng)有用的：分立式 SOC，這是系統(tǒng)實(shí)現(xiàn)最終集成的中間步驟。這一概念有助于芯片工程師與設(shè)計(jì)人員實(shí)施過度型集成措施，為最終目標(biāo)做好準(zhǔn)備。 

分立式 SOC 概念包含在個(gè)人視頻記錄器 (PVR) 的芯片組中，帶有大塊的高速數(shù)字電路、BiCMOS 音頻與視頻編解碼器以及電視調(diào)諧器，其使用的制造技術(shù)也相當(dāng)特殊。PVR 的發(fā)展是這種復(fù)雜系統(tǒng)集成不斷進(jìn)展的一個(gè)實(shí)例。 

但是，分立式 SOC 提出的挑戰(zhàn)非常之嚴(yán)峻，以致于我們關(guān)于集成優(yōu)勢(shì)的共識(shí)（更小、更快、更廉價(jià)）甚至可能隨著業(yè)界接近最終集成目標(biāo)而失效。 

對(duì)于真正的 SOC，單一器件不能保證實(shí)現(xiàn)最低的系統(tǒng)成本、最高的性能或最低的功耗。它很可能實(shí)現(xiàn)較小的尺寸。但為減小尺寸而犧牲成本與功耗的做法一般來說是沒有意義的。 

PVR 系統(tǒng)集成 

2000 年時(shí)，典型的 PVR 系統(tǒng)包括 8 個(gè)芯片（見圖）。設(shè)計(jì)小組了解到集成是一個(gè)漸進(jìn)的過程，而且板級(jí)解決方案會(huì)持續(xù)發(fā)展到 2006 年，這樣他們就可根據(jù)四條基本規(guī)則開發(fā)新一代產(chǎn)品。當(dāng)然，他們還會(huì)將每一代連續(xù)的集成變得更加簡(jiǎn)單而迅速。 

在 PC 板的相同一般區(qū)域用相似的工藝技術(shù)放置組件。 
將數(shù)字 IC 放置得盡可能靠近混合模式部件，以使跡線最短。 
放置 RF 電路使之與高速電路相隔離。 
電源應(yīng)為獨(dú)立模塊，這樣在新技術(shù)出現(xiàn)時(shí)，系統(tǒng)就能夠利用這些新技術(shù)。


上圖顯示了數(shù)字處理單元如何快速合成為單一的 CMOS芯片。由于制造技術(shù)不匹配，在2002年時(shí) BiCMOS 音頻編解碼器、視頻編碼器/解碼器以及電視調(diào)諧器還未成為集成的對(duì)象。 

過采樣音頻編解碼器可放于 CMOS 中，但這種情況下則相反。將音頻編解碼器與 CPU 和 MPEG 相集成會(huì)降低音頻質(zhì)量--這是一個(gè)較困難的設(shè)計(jì)問題。 

視頻編碼器與解碼器采用 BiCMOS 技術(shù)，并可集成到單一芯片上，這在 2004 年才剛得以實(shí)現(xiàn)。盡管電視調(diào)諧器在 2002 年系列產(chǎn)品中就已使用 BiCMOS 技術(shù)，但當(dāng)視頻編碼器/解碼器可集成到單一的 BiCMOS 芯片上時(shí)，它在 2004 年系列產(chǎn)品中轉(zhuǎn)而采用 SiGe。 

到 2006 年，兩種 SOC 都可能成為最先進(jìn)的 PVR。當(dāng)音頻編解碼器加到 CMOS 電路中，且視頻編碼器/解碼器與電視調(diào)諧器相結(jié)合時(shí)，就實(shí)現(xiàn)了上述情況。 

未來尚不明朗 

2006 年之后的情況如何就不那么明確了。隨著硅片技術(shù)不斷發(fā)展，我們可以想象未來的電視將在一個(gè) SOC 上集成 PVR 功能。 

制造技術(shù)及其產(chǎn)生的硬件組件提出了巨大挑戰(zhàn)，不過還不是 SOC 要面臨的最大難題。我們可認(rèn)為電子系統(tǒng)有著五大構(gòu)成部分：制造、硬件組件、操作系統(tǒng)、專用軟件以及開發(fā)環(huán)境。 

每個(gè)構(gòu)成部分都對(duì)實(shí)現(xiàn) SOC 提出了一些程度不同的難題。最大的難題就在于缺乏一個(gè)開發(fā)環(huán)境，能夠在模擬、數(shù)字與 RF 方面對(duì) SOC 進(jìn)行模擬、仿真、測(cè)試以及定型 (prototype)。 

今天的數(shù)字芯片需要龐大的驗(yàn)證小組、復(fù)雜的軟件，還需要昂貴的硬件作為仿真器，此外還需要長(zhǎng)達(dá)數(shù)月的時(shí)間。添加模擬與 RF 將使問題更加嚴(yán)重，甚至無法控制。