多芯片封裝：高堆層，矮外形

     SoC 還是 SiP？隨著復雜系統(tǒng)級芯片設計成本的逐步上升，系統(tǒng)級封裝方案變得越來越有吸引力。同時，將更多芯片組合到常規(guī)外形的單個封裝中的新方法也正在成為一種趨勢?！?/P>

　
  要 點　　

    多裸片封裝是建立在長久以來確立的提高電路密度的原則基礎上的。用90nm工藝開發(fā)單片系統(tǒng)ASIC 的高成本促使人們研究多芯片的替代方案。很多雄心勃勃3D芯片封裝的前兆是用于手機存儲器中相對簡單的疊式裸芯片結構。經(jīng)過多年的單純概念性研究以后，完全3D化芯片至芯片連接成為現(xiàn)實可行的技術。 

　　現(xiàn)在我們有了系統(tǒng)級封裝（SiP），或多芯片封裝。以前它們叫做多芯片模塊，更早時叫混合電路。本質上來說，這些都不是什么新鮮東西，無非是將多個有源元器件裝入一個認為是 IC 的封裝里。事實上，它就是集成電路的早期實現(xiàn)方法。在遙遠的過去，常見的方法是用“單片 IC”表示廠商將所有功能集成到一個硅片上。而建立這種組合的基本動機至今沒有變化。我們采取這種途徑，是因為無法從技術上或經(jīng)濟上在單個芯片中實現(xiàn)某些功能的組合。隨著時間的流逝，這些因素之間平衡的變化可能改變對多芯片解決方案的決策。 
　　
  很快有了更大內存　　

  決策過程的一個方面是依據(jù)工藝技術的極限。例如，對于內存，長期以來確立了一條通過創(chuàng)新封裝提高器件密度的路徑。當內存沿著摩爾定律發(fā)展時，在任何時點上 DRAM 芯片都有一個相應的最大可行尺寸。并且在那相同時刻，總會出現(xiàn)這個尺寸不夠用的一些項目。一些專業(yè)供應商會將多個裸芯片裝入標準單芯片外形尺寸的封裝內，從而制造出滿足要求的部件。通過預測封裝印腳的未來發(fā)展，這些供應商已經(jīng)能在產(chǎn)品上市之前幾個月就可以估計并模仿出下一代單芯片部件的器件。由于 SRAM 內存單元的尺寸較大，它的密度總是比 DRAM 要落后一至兩代，而將多個 SRAM 芯片封裝為一個部件，就可以用類似的尺寸提供相等的密度。今天，這個辦法同樣已用在閃存上。像White Electronic Designs公司這樣的供應商不斷將多個芯片封裝為一體，而且White Electronic Designs公司最近還宣布推出了一種 64 MB 的 Flash MCP（多芯片封裝），設計用于嵌入式應用和高可靠性應用，提供商用、工業(yè)和軍用溫度范圍。該器件為13mm